This is an old revision of the document!
Código | Instrução | Operação |
---|---|---|
0000 | NOP | Nenhuma operação |
0001 | STR r,end | Armazena registrador “r” no endereço “end” da memória |
0010 | LDR r,end | Carrega o registrador “r” com o conteúdo do endereço “end” da memória |
0011 | ADD r,end | Soma o conteúdo do endereço “end” da memória ao registrador “r” |
0100 | OR r,end | Efetua operação lógica “OU” do conteúdo do endereço “end” da memória ao registrador “r” |
0101 | AND r,end | Efetua operação lógica “E” do conteúdo do endereço “end” da memória ao registrador “r” |
0110 | NOT r | Inverte todos os bits do registrador “r” |
0111 | SUB r,end | Subtrai o conteúdo do endereço “end” da memória ao registrador “r” |
1000 | JMP end | Desvio incondicional para o endereço “end” da memória |
1001 | JN end | Desvio condicional, se “N=1”, para o endereço “end” da memória |
1010 | JZ end | Desvio condicional, se “Z=1”, para o endereço “end” da memória |
1011 | JC end | Desvio condicional, se “C=1”, para o endereço “end” da memória |
1100 | JSR end | Desvio para subrotina no endereço “end” da memória |
1101 | NEG r | Troca o sinal do registrador “r” |
1110 | SHR r | Desloca o registrador “r” um bit para a direita |
1111 | HLT | Para o ciclo de busca-decodificação-execução |
WEBER, R. F. Fundamentos de arquitetura de computadores. 4. ed. Porto Alegre: Bookman, 2012. 424 p. (Série Livros Didáticos Informática UFRGS, v. 8).