Português English
Contato

Lista de Disciplinas | CMP246

Teste e Confiabilidade de Sistemas de Hardware

Responsável: Fernanda Gusmão de Lima Kastensmidt
Pré-Requisitos: –
Carga Horária: 60 hs
Créditos: 4
Semestres Oferecidos: Segundo semestre
Matrícula de Graduandos: A matricula deverá ser feita como Aluno Especial
Página da Disciplina: –

SÚMULA

Revisão de conceitos básicos de teste. Teste funcional e teste de software. Autoteste integrado. Teste de dispositivos específicos: FPGAs e memórias. Aspectos de tolerância a falhas em sistemas complexos de hardware: nível lógico e elétrico. Medidas de Confiabilidade. Circuitos Self-checking. Códigos de detecção e correção de erros. Tolerância a falhas em circuitos analógicos e mistos.

OBJETIVOS

Apresentar conceitos avançados de teste e confiabilidade de sistemas digitais. Introduzir técnicas de projeto de hardware visando o teste. Preparar o aluno para a prática profissional do teste, do projeto visando o teste e do projeto visando a confiabilidade de sistemas digitais.

PROGRAMA

1 Soft errors (SEU e SET) em circuitos digitais (circuitos combinacionais e sequenciais). Modelos de falhas, injecao de falhas. Definição dos seminarios com os assuntos de dissertação
2 Técnicas de tolerância a soft errors em circuitos digitais (ASIC). Definição dos trabalhos da disciplina
3 Soft errors em circuitos analógicos (FPAA, sensores de corrente para detectar soft error) e tecnicas de proteção. Paper injeção de falhas
4 Total Ionizing Dose (TID), efeitos em Vth e corrente de leakage e experimentos. Paper propagacao de SET e analise
5 Teste em Memórias (falhas permanentes, transientes). Paper tec. Proteção em nivel logico
6 Técnicas de tolerância a soft errors em memória. Paper de TID
7 Teste de NoC (falhas permanentes e transientes). Paper tolerancia em memorias
8 Técnicas de tolerância a soft errors em circuitos digitais (NoC). Paper teste de NoC
9 Soft errors em circuitos programáveis (FPGAs programados por SRAM, antifusível e flash) e técnicas de Tolerância a soft errors em FPGAs programados por antifusível e flash. Paper tolerancia a falhas em NoC
10 Técnicas de tolerância a soft errors em FPGAs programados por SRAM. Paper qualificacao de FPGAs
11 Técnicas de tolerância a soft errors em processadores embarcados ou não em FPGAs. Paper tolerancia FPGA
12 Técnicas de tolerância a soft errors em processadores embarcados ou não em FPGAs. Paper tec. Processadores em ASIC
13 Tecnicas de proteção em Software. Paper tec. Processadores em FPGA
14 Técnicas de tolerancia a falhas em Layout. Paper tec. Protecao em software
15 Apresentação e entrega dos Trabalhos.

CRITÉRIOS DE AVALIAÇÃO

Farão parte da avaliação o trabalho final (TF), a apresentação dos seminários (S) e as avaliações feitas dos seminarios (AvS). Média = (2xTF + S + AvS) / 4

BIBLIOGRAFIA

• Bushnell, M. and Agrawal, V. Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits. Kluwer Academic Publishers, 2001. (livro texto)
• Abramovici, M.; Breuer, M.; Friedman, A. Digital Systems Testing and Testable Design. IEEE Press, 1990
• Burns, M. and Roberts, G. An Introduction to Mixed-Signal IC Test and Measurement, Oxford University Press, 2001.
• Fujiwara, H. Logic Testing and Design for Testability. The MIT Press, 1985.
• Lala, P. Digital Circuit Testing and Testability. Academic Press, 1997.
• Stroud, C. A Designer´s Guide to Built-in Self-Test. Kluwer Academic Publishers, 2002.
• Artigos selecionados de conferências e revistas acessíveis via site de periódicos da CAPES (www.periodicos.capes.gov.br/rictec), na biblioteca do Instituto de Informática da UFRGS.