Dissertação de Érico de Morais Nunes

Aluno: Érico de Morais Nunes
Orientador: Prof. Dr. Carlos Eduardo Pereira

Título: Uma plataforma para agentes em hardware utilizando reconfiguração parcial
Linha de Pesquisa: Sistemas Embarcados

Data: 24/05/2018
Hora: 13h
Local: Prédio 43412 – Sala 215 (sala de videoconferência), Instituto de Informática.

Banca Examinadora:
Profª. Drª. Erika Fernandes Cota (UFRGS)
Prof. Dr. Fernando Gehm Moraes (PUCRS)
Prof. Dr. Edison Pignaton de Freitas (UFRGS)

Presidente da Banca: Prof. Dr. Carlos Eduardo Pereira

Resumo: Este trabalho apresenta o projeto e arquitetura de uma plataforma para execução de Agentes com funções implementadas em hardware, tomando vantagem do uso de hardware reconfigurável. Os Agentes em hardware são implementados utilizando dispositivos Field-programmable Gate Array (FPGA). O trabalho estende trabalhos anteriores semelhantes na área, com o diferencial de adicionar suporte às funcionalidades de reconfiguração parcial do hardware, suportar aplicações que demandam alto desempenho em hardware – como processamento de sinais e imagens – e redução de recursos de hardware necessários para execução da interface em software. A plataforma proposta utiliza o framework Java Agent Development Framework (JADE), que é um dos frameworks mais populares no estado da arte de desenvolvimento de Agentes e compatível com outros frameworks de Agentes através da conformidade aos padrões Foundation for Intelligent Physical Agents (FIPA). Com o uso do JADE, a plataforma possibilita a comunicação entre Agentes com funções implementadas em hardware e Agentes puramente implementados em software dentro de um mesmo Sistema Multi-Agente (SMA). Uma funcionalidade notável do JADE é a possibilidade de migração de Agentes entre plataformas de um mesmo SMA. Através do uso da reconfiguração parcial de hardware em conjunto com o JADE, a plataforma permite a migração de Agentes de software para hardware e vice-versa, além de suportar reconfiguração de múltiplos Agentes em hardware com um único FPGA. A plataforma faz uso de um único chip através do uso de um processador soft core MicroBlaze implementado na lógica programável. O uso deste processador é um diferencial neste trabalho, pois demonstra que é possível utilizar o JADE em sistemas com recursos reduzidos, o que é vantajoso em plataformas para Agentes em hardware onde o framework é utilizado principalmente como uma interface para acessar as funções em hardware. O uso do processador dentro do FPGA tem também o benefício de oferecer formas de acesso mais integrado ao hardware, permitindo maior desempenho na transmissão de dados ao hardware. A plataforma foi validada através de estudos de caso de Agentes com implementações em hardware e em software, incluindo um estudo de caso aplicado de processamento de imagem embarcado utilizando Veículos Aéreos Não-Tripulados (VANTs). O estudo também apresenta comparações de desempenho entre a execução dos Agentes em hardware e em outras plataformas embarcadas de prateleira. Os experimentos realizados demonstram um ganho significativo de desempenho nas implementações em FPGA, especialmente considerando processamento de imagens de alta resolução, mesmo considerando que o FPGA executa em frequências consideravelmente reduzidas em comparação às outras plataformas testadas.

Palavras-chaves: Sistemas Embarcados, Sistemas Multi-Agente, Reconfiguração parcial de FPGA.