Português English
Contato

Dissertação de Laurence Crestani Tasca


Detalhes do Evento


Aluno: Laurence Crestani Tasca

Orientador: Prof. Dr. Flavio Rech Wagner

 

Título: Melhorando a performance de controladores lógicos programáveis com base no tempo de varredura
Linha de Pesquisa: Sistemas Embarcados

Data: 27/01/2020
Horário: 13h30
Local: Sala 215 (sala de videoconferência) do Prédio 43412 do Instituto de Informática da UFRGS.

 

Banca Examinadora:
– Prof. Dr. Antonio Carlos Schneider Beck Filho (UFRGS)
– Prof. Dr. João Cesar Netto (UFRGS)
– Prof. Dr. Mateus Beck Rutzig (UFSM – por videoconferência)

Presidente da Banca: Prof. Dr. Flavio Rech Wagner

Resumo: Desde a sua introdução, os controladores lógicos programáveis (CLPs) são massiva e predominantemente usados como o controlador central em sistemas de automação. Infelizmente, devido ao fraco desempenho da maioria desses dispositivos, o papel típico dos CLPs nos sistemas de automação é restrito a um mero controlador, uma vez que aplicações com requisitos computacionais mais sofisticados tendem a ser tratados por unidades de processamento externas juntamente com os CLPs. Para resolver esse problema, este trabalho aprimora novas propostas de arquitetura baseadas em máquinas data flow, teoria de simulação de circuitos e técnica de memoização para obter um aumento de desempenho com base na redução do tempo de scan. Juntamente com as melhorias arquitetônicas, esta dissertação avalia o impacto de diferentes tipos e quantidades de unidades de execução em um simulador de precisão de ciclo, desenvolvido especialmente para simular os núcleos de CLP. Além disso, para realizar uma avaliação robusta e completa, as áreas de silício das arquiteturas simuladas foram calculadas usando o framework McPAT para estabelecer a relação desempenho/área dos núcleos simulados. Os resultados da avaliação mostram nos melhores casos reduções no tempo de varredura de até 68\% para núcleos com unidades de execução única e até 89\% para núcleos com várias unidades de execução, além de uma redução de 50\% no tempo de varredura com um impacto aceitável de 100\% a área de silício. Por fim, a avaliação dos resultados dos núcleos com os aprimoramentos propostos com várias unidades de execução mostra que eles superam o limite de desempenho teórico de várias unidades de execução com base na lei de Amdahl para até 4 unidades de execução.

Palavras-chave: Controladores lógicos programáveis, arquiteturas especiais, máquinas data flow, teoria da simulação de  circuitos, técnica de memoização, multi-cycle, pipeline, multicore, simulador de precisão de ciclo, McPAT