UNIVERSIDADE
FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE
INFORM_TICA
INF01118 - T_cnicas Digitais para Computa?_o
Professores:_ Fernanda Gusm_o de Lima Kastensmidt (aula te_rica)
___________________ Fernando Nascimento (laborat_rio)
___________________ Marcelo Johann (laborat_rio)
___________________
1. Objetivos da disciplina
Ao final da disciplina, o aluno dever_ estar apto a analisar, projetar e
implementar circuitos combinacionais e m_quinas seq_enciais simples.
O aprendizado dos princ_pios b_sicos de eletr_nica e de an_lise de circuitos _
integrante da disciplina.
2.
S_mula
Revis_o de aritm_tica bin_ria inteira e real.
Fam_lias l_gicas - constru?_o e caracter_sticas el_tricas. _lgebra e fun?_es
booleanas. M_quinas combinacionais: an_lise e s_ntese; blocos operadores
principais; arranjos l_gicos program_veis (ROM, PAL, PLA); m_todos de
implementa?_o e otimiza?_o. M_quinas seq_enciais: flip-flops, registradores;
organiza?_o de RAM's; an_lise e s_ntese de FSM; contadores. M_quinas
seq_enciais complexas: alternativas de implementa?_o.
3.
Crit_rios de Avalia?_o
A avalia?_o ser_ feita por m_dia harm_nica M = 9/(2/V1 + 2/V2 + 2/T + 3/P), onde
• V1 _ o conceito da primeira verifica?_o
• V2 _ o conceito da
segunda verifica?_o
• T _ o conceito do
trabalho do projeto Neander
• P _ o conceito
atribu_do _ seq?_ncia de experimentos pr_ticos
O aluno poder_
substituir apenas 1 nota (V1, V2) pela nota do exame de recupera?_o, que
incluir_ toda o conte_do da respectiva _rea, para obter o conceito m_nimo de
aprova?_o na disciplina. A Nota das Aulas Pr_ticas (P) n_o pode ser recuperada.
Conceito Final :
• A – M _ 9,0
• B – 7,5 _ M < 9,0
• C – 6,0 _ M < 7,5
• FF - < 75% de
frequ_ncia
Uyemura,
John. Sistemas Digitais - Uma Aboradagem Integrada. Thomson Pioneira, 2002.
Ercegovac, M., Lang, T. e Moreno, J.H.
Introdu?_o aos Sistemas Digitais. Bookman, 2000.
Stephen Brown e Zvonko Vranesic. Fundamentals of
Digital Logic with VHDL Design, 2000.
Katz,
R. Contemporary Logic Design. Benjamin/Cummings, 1994.
Mano, M. Computer engineering: hardware design.
Prentice-Hall, 1988.
Wakerly, J. Digital design: principles and practices.
Prentice-Hall, 1990.
Rabaey, J. M. Digital Integrated Circuits: a Design
Perspective. Prentice Hall, 1996.
Gajski, D. Principles of Digital Design. Prentice-Hall, 1997
Hayes, J. Digital system design and microprocessors. McGraw Hill, 1984.
Tokheim, R. Princ_pios digitais.
McGraw Hill, 1983.
Bartkoeiak, R. A. Circuitos El_tricos
Gussow, M.
Eletricidade B_sica
O'Malley, J.
An_lise de Circuitos
6. Conte_do
Program_tico Aulas Te_ricas__
Aula
|
Dia
|
Conte_dos |
Material |
|
1 |
4/3 |
Introdu?_o:
Sistema Digital x Anal_gico, revis_o de fun?_es l_gicas e formas de
representa?_o (equa?_o l_gica, tabela verdade, formas de onda) |
|
|
2 |
6/3 |
Revis_o
de grandezas el_tricas. Fontes DC. Circuitos el_tricos em modo
DC. Leis de Kirchoff (KCL,KVL). Equival_ncia de resistores e capacitores. |
|
|
3 |
11/3 |
Revis_o
de grandezas el_tricas. Fontes DC. Circuitos el_tricos em modo
DC. Leis de Kirchoff (KCL,KVL). Equival_ncia de resistores e capacitores. |
|
|
4 |
13/3 |
Revis_o
de grandezas el_tricas. Fontes DC. Circuitos el_tricos em modo
DC. Leis de Kirchoff (KCL,KVL). Equival_ncia de resistores e capacitores. |
|
|
5 |
18/3 |
Tecnologia
MOS. Transistor (chave MOS) e portas l_gicas CMOS b_sicas e complexas |
|
|
6 |
20/3 |
Pass
transistors, transmission gates, Tri-state (alta imped_ncia) |
|
|
7 |
25/3 |
Parasitas
RC em portas CMOS, consumo de portas CMOS |
TD06.pdf |
|
8 |
27/3 |
Atrasos,
tempos de subida e descida, fanin e fanout |
|
|
9 |
1/4 |
Fun?_es
Booleanas, teoremas, rela?_es De Morgan L_gica NAND, NOR_ |
|
|
10 |
3/4 |
Mintermos
e Maxtermos, SDP e PDS |
|
|
11 |
8/4 |
Mapa
de Karnaugh |
|
|
12 |
10/4 |
M_todo
de Quine-McCluskey |
|
|
13 |
15/4 |
Somadores, subtratores |
|
|
14 |
17/4 |
Unidade
Aritm_tica e Logica, |
|
|
15 |
22/4 |
Multiplicadores,
Codificadores, Decodificadores, Multiplexadores(MUX), DEMUX |
|
|
16 |
24/4 |
Logica
boolena usando multiplexadores |
|
|
17 |
29/4 |
L_gica program_vel I |
|
|
18 |
6/5 |
L_gica program_vel II |
TD16.pdf |
|
19 |
8/5 |
Primeira verifica?_o (V1) |
|
|
20 |
13/5 |
Introdu?_o
a m_quinas sequenciais, mem_ria, latches e flip-flops ENTREGA TRAB PARTE I |
|
|
21 |
15/5 |
Implementa?_o
de latches e timing |
|
|
22 |
20/5 |
Implementa?_o
de flip-flops e timing |
|
|
23 |
3/6 |
Divisor
de frequ_ncia, Contadores, Registradores_________ ENTREGA TRAB PARTE II |
|
|
24 |
5/6 |
An_lise
de circuitos seq_enciais Mealy e Moore |
|
|
25 |
10/6 |
Sintese
de FSM com FFD |
|
|
26 |
12/6 |
Sintese
de FSM com FFD |
|
|
27 |
17/6 |
Sintese
de FSM com FF JK______________ ENTREGA TRAB PARTE III |
|
|
28 |
19/6 |
Segunda verifica?_o (V2) |
|
|
29 |
24/6 |
Apresenta?_o dos trabalhos pr_ticos_ ENTREGA TRAB PARTE IV e Apresenta?_o |
|
|
30 |
26/6 |
Prova de Recupera?_o da parte te_rica |
|
7. Conte_do
Program_tico Aulas Pr_ticas_ (LABORAT_RIO)
Olhar
pagina do professor da aula pr_tica
TRABALHO
NEADER --------------------- INSTRU?_ES: neander_portas.pdf e organizacao_neander.pdf
8. Exercicios
|
Parte I - Eletricidade |
||
|
Parte II - C_lulas L_gicas CMOS |
||
|
Parte III - Circuitos
combinacionais |
||
|
Parte
IV - L_gica sequencial |
|
|
|
Lista de Exercicios |
Livro:
Sistemas Digitais_ Uyemura |
Capitulos:
9 e 10 |