1. STEMMER, Marcos A.; REIS, Ricardo A.L. Algoritmo para Resistências de CI. IPESI Eletro-Eletrônica, São Paulo, v. 9, n. 172, p. 194, 197, 201, 204, 208,nov./dez. 1989.
2. REIS, André; MORAES, Fernando; REIS, Ricardo A.L. Um Asic para Modens Banda Base. IPESI Eletro-Eletrônica, São Paulo, v. 10, n. 175, p. 43-46, jan./fev. 1990.
3. REIS, André; MORAES, Fernando; ROBERT, Michel; AUVERGNE, Daniel; REIS, Ricardo. Optimal use of CMOS Complex Gates with Terminal Suppressed BDDs. Journal of the Brazilian Computer Society, Campinas, Vol.2. Nº 2. November 1995. pg. 63-75.
4. CARRO, Luigi; JOHANN, Marcelo; KINDEL, Marcus; GONCALVES, Pedro; LIMA, Alexandre de; MIGLIORIN, Gilberto; NARDI, Giovani; MORAES, Fernando; REIS, Ricardo; JACOBI, Ricardo; SUZIM, Altamiro. Ambiente Ágata de Projeto Versão Beta 2.0. Egatea: Revista da Escola de Engenharia. Porto Alegre, RS. Vol. 25, No. 1(Jan./Fev.1997), P. 21-30.
5. REIS, André; REIS, Ricardo.; ROBERT, Michel; AUVERGNE, Daniel. Library Free Technology Mapping, RITA, Revista de Informática Teórica e Aplicada, Vol5, N. 2, Dezembro 1998. Porto Alegre, p 65-76 (circulação em 1999).
6. FRAGOSO, J.; COSTA, E; ROCHOL, J.; BAMPI, S.; REIS, R. Specification and Design of an Ethernet Interface Soft IP. Journal of the Brazilian Computer Society, Campinas, Vol.6. Nº 3. Abril 2000. pg. 5-12. ISSN 0104-6500
7. GUNTZEL, José; REIS, Ricardo. Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas, RITA, Revista de Informática Teórica e Aplicada, Vol. 8, N. 1, 2001. Porto Alegre, 0103-4308, p. 111-143.
8. SAWICKI, S., BRISOLARA, L., INDRUSIAK, L., REIS, R. A. L, GLESNER, M. Supporting Collaboration in Distributed Design Environments using a Shared Object Space Infrastructure. In: JICS – Journal of Integrated Circuits and Systems, Vol. 1, N. 1, p. 52- 58. March 2004.
9. INDRUSIAK, L.S.; REIS, R.; GLESNER, M. Um Framework de Apoio à Colaboração no Projeto Distribuído de Sistemas Integrados, RITA, Revista de Informática Teórica e Aplicada, Vol. 11, N. 2, 2004. ISSN 0103-4308, Porto Alegre, p. 49-74.
10. KASTENSMIDT, F.; NEUBERGER, G.; CARRO, L.; REIS, R.; Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM, RITA, Revista de Informática Teórica e Aplicada, Vol. 12, N. 1, 2005. ISSN 0103-4308, Porto Alegre, p. 47-60
11. HENTSCHKE, R., BECK, A., MATTOS, J., CARRO, L., LUBASZEWSKI, M., REIS, R. A. L., Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional Testing. In: JICS – Journal of Integrated Circuits and Systems, Vol. 1, N. 4, p. 11- 16. December 2006.
12. MURGAN, T., , GARCIA-ORTIZ, A., MOMENI, M., INDRUSIAK, L., GLESNER, M., REIS, R. A. L. , Timing and Power Consumption in High-Speed Very Deep Sub-Micron On-Chip Interconnects. In: JICS – Journal of Integrated Circuits and Systems, Vol. 1, N. 4, p. 31- 42. December 2006.
13. BRUSAMARELLO, L., SILVA, R., WIRTH, G., REIS; Técnicas Probabilisticas para Análise de Yield em Nivel Elétrico Usando Propagação de Erros e Derivadas Numéricas, RITA, Revista de Informática Teórica e Aplicada, Vol. 14, N. 2, 2007. ISSN 0103-4308, Porto Alegre, p.69-89.
14. HENTSCHKE, R., JOHANN, M., REIS, R. A. L. Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias, RITA, Revista de Informática Teórica e Aplicada, Vol. 19, N. 1, 2012. ISSN 2175-2745, Porto Alegre, p.28-45
