

**UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA
DEPARTAMENTO DE INFORMÁTICA APLICADA**

DISCIPLINA: Circuitos Digitais
PRÉ-REQUISITO: MAT01375 E INF01108
CARGA HORÁRIA: 4 horas aula/semana
PROFESSORES: Renato Ribas

CÓDIGO: INF01058
NATUREZA: teórico-prática
CRÉDITOS: 4
SEMESTRE: 2009/1

OBJETIVOS

Ao final da disciplina, o aluno deverá estar apto a analisar, projetar e implementar circuitos combinacionais e máquinas sequenciais simples. O aprendizado dos princípios básicos de eletrônica, da álgebra Booleana e de operadores aritméticos é integrante da disciplina.

SÚMULA

Representações de funções lógicas para uso em projeto de circuitos digitais. Portas lógicas CMOS. Síntese lógica de dois níveis, mapa de Karnaugh e algoritmo de Quine-McCluskey. Componentes de lógica programável. Blocos lógicos funcionais, multiplexadores, decodificadores. Circuitos aritméticos binários. Circuitos sequenciais e registradores. Máquinas de estados finitos.

CONTEÚDO PRAGRAMÁTICO

1. Introdução (4h teóricas, 2h práticas)
 - 1.1 Sistemas e computadores digitais. Evolução do hardware e integração (SSI, MSI, VLSI, ULSI) em circuitos integrados digitais.
 - 1.2 Revisão de funções lógicas e formas de representação (tabela verdade, equação, símbolo, formas de onda, BDD,...)
 - 1.3 Posicionamento da disciplina dentro do currículo.
2. Portas lógicas CMOS (4h teóricas, 4h práticas)
 - 2.1 Construção elétrica de portas lógicas básicas em tecnologia CMOS. Lógica de chaves. Transistores como chaves.
 - 2.2 Níveis de tensão, *fan-in* e *fan-out*, desempenho, potência, evolução.
3. Álgebra e Funções Booleanas. Portas Lógicas (6h teórica, 2h práticas)
 - 3.1 Álgebra booleana. Operações lógicas e implementação de operadores com portas.
 - 3.2 Funções booleanas. Relações de De Morgan. Tabelas-verdes. Análise. Formas canônicas de funções: SDP, PDS, mintermos e maxtermos. Álgebra de funções.
 - 3.3 Minimização de operações. Mapas de Karnaugh. Implicantes primos.
 - 3.4 Síntese de funções via portas NAND e NOR. Lógica bi- e multi-nível.
 - 3.5 Técnicas de análise de blocos combinacionais.
4. Circuitos Combinacionais (10h teóricas, 4h práticas)
 - 4.1 Blocos lógicos operadores: Somadores completos. Somadores tipo “ripple” e vaium antecipado. Subtratores. Comparadores. Unidades multifuncionais (ULA).
 - 4.2 Funções operativas: decodificadores, codificadores e multiplexadores. Implementação de lógica com MUX.
5. Máquinas Sequenciais (12h teóricas, 6h práticas)
 - 5.1 Introdução. Estado. Dimensão tempo / memória / sincronização. Máquinas

síncronas e assíncronas. Exemplos

5.2 Latches e flip-flops S-R, J-K, T, D. Flip-flops mestre-escravo e sensíveis à borda.

5.3 Análise de circuitos lógicos sequenciais. Representação por FSM.

5.4 Síntese de FSM. Tabelas de Excitação. Equações de Estado.

5.5 Contadores síncronos.

Total de horas/aula previstas: 34 horas/aula teóricas e 20 horas/aula práticas

Horas/aula disponíveis para avaliação: 6 horas/aula

BIBLIOGRAFIA BÁSICA

Wagner, F.R., Reis, A.I. e Ribas, R.P. **Fundamentos de Circuitos Digitais**. Série Livros Didáticos, 17, Instituto de Informática, UFRGS, Editora Sagra-Luzzato, 2006.

BIBLIOGRAFIA COMPLEMENTAR

Ercegovac, M., Lang, T. e Moreno, J.H. Introdução aos Sistemas Digitais. Bookman, 2000.

Katz, R. Contemporary logic Design. Benjamin/Cummings. 1994.

PROCEDIMENTOS DIDÁTICOS

A disciplina será desenvolvida através de aulas expositivas e experimentos práticos em laboratório. Listas de exercícios estão propostas no livro texto. Os experimentos práticos serão documentos e avaliados através de relatórios, assim como resultados obtidos e participação no laboratório.

AVALIAÇÃO

A Avaliação Final (NF) será feita por média harmônica, das provas teóricas (P1 e P2), um projeto (PJ) e dos trabalhos práticos (TP):

$$NF = 4 / (1/P1 + 1/P2 + 1/PJ + 1/TP)$$

A nota TP corresponde à média aritmética dos trabalhos práticos, que serão definidos ao longo do semestre de acordo com o desempenho da turma na disciplina. Uma prova prática no final do semestre será considerada com uma das notas para TP.

Havendo necessidade ou por interesse do aluno, uma das notas teóricas (Pi) poderá ser substituída pela nota da Avaliação de Recuperação, que incluirá o conteúdo da referida área. A Nota do Projeto Prático (TP) não pode ser recuperada.

Conceito Final:

- A – MF > 9,2
- B – 7,7 < MF < 8,8
- C – 6,0 ≤ MF < 7,3
- D – MF < 6,0
- FF – < 75% de frequência

Obs.: O conceito final para as médias nas faixas de 7,3 a 7,7 (B ou C) e 8,8 e 9,2 (A ou B) será definido segundo critérios de participação nas aulas teóricas e práticas, frequência, e avaliação individual das notas obtidas.

INF01058 – 2009/1**Cronograma Tentativo das Aulas e Provas (baseado no Livro Texto)**

1	03/mar	Apresentação da disciplina.
2	05/mar	Representação de funções lógicas. Capítulo 1 do livro texto. Equivalência de funções. Probabilidade de ocorrência de sinais. Otimizações de BDDs. Matéria não disponível no livro texto.
3	10/mar	<i>(continuação da aula 2)</i> . Aula prática.
4	12/mar	Redes lógicas. Portas lógicas CMOS. Estado de alta-impedância. Capítulo 2 do livro texto.
5	17/mar	<i>(continuação da aula 4)</i> . Aula prática.
6	19/mar	Tensão de Threshold. Elementos parasitas: resistências e capacitâncias. Consumo de Potência. Atraso de propagação de sinais. Fanin e fanout. Análise temporal de circuitos. Capítulo 2 do livro texto.
7	24/mar	<i>(continuação da aula 6)</i> . Aula prática.
8	26/mar	Álgebra Booleana. Formas canônicas SDP e PDS. Capítulo 3 do livro texto.
9	31/mar	Mapa de Karnaugh Aula prática.
10	02/abr	Mapa de Karnaugh. Algoritmo de Quine-McCluskey. Capítulo 3 do livro texto.
11	07/abr	Fatoração. Lógica multi-nível. Aula prática.
12	09/abr	Multiplexador e demultiplexador. Capítulo 4 do livro texto.
13	14/abr	Aula prática – software MaxPlus.
14	16/abr	Codificador, decodificador, comparador. Capítulo 4 do livro texto
	21/abr	<i>FERIADO</i>
15	23/abr	PROVA 1
16	28/abr	Somador ‘ripple-carry’ e subtrator. Capítulo 5 do livro texto. Aula prática.
17	30/abr	Somadores ‘carry-skip’ e ‘carry-select’. Somador ‘carry-lookahead’. Capítulo 5 do livro texto.
18	05/mai	Somadores ‘parallel-prefix’. Matéria não disponível no livro texto.
19	07/mai	Multiplicador de array paralelo. Capítulo 5 do livro texto. Multiplicadores modulares. Matéria não disponível no livro texto.
20	12/mai	Aula prática – Placa Didática da Altera.
21	14/mai	Latches
22	19/ mai	Análise temporal de latches
23	21/ mai	Flip-Flops. Flip-flops com portas lógicas ‘tri-state’
	26/ mai	<i>SEMANA ACADÊMICA</i>
	28/ mai	<i>SEMANA ACADÊMICA</i>
24	02/jun	Análise temporal de flip-flops. Contadores. Divisor de frequência. Registrador de deslocamento.
25	04/jun	Máquina de estados – FSM. Diagramas
26	09/jun	Implementação de FSM com flip-flop D
	11/jun	<i>FERIADO</i>
27	16/jun	Implementação de FSM com flip-flop T e JK
28	18/jun	Aula prática – Projeto
29	23/jun	Revisão para a Prova 2
30	25/jun	PROVA 2
	30/jun	PROVA PRÁTICA
PROJ	02/jul	APRESENTAÇÃO DO PROJETO
REC	07/jul	RECUPERAÇÃO

*** Divulgação das notas das provas teóricas:

_ Prova 1 – 30/abr (aula 17)

_ Prova 2 – 30/jun (prova prática)