{"id":4749,"date":"2021-07-01T18:39:42","date_gmt":"2021-07-01T21:39:42","guid":{"rendered":"http:\/\/www.inf.ufrgs.br\/profcomp\/?page_id=4749"},"modified":"2021-07-01T18:54:25","modified_gmt":"2021-07-01T21:54:25","slug":"cmp199","status":"publish","type":"page","link":"https:\/\/www.inf.ufrgs.br\/profcomp\/lista-de-disciplinas\/cmp199\/","title":{"rendered":"CMP199"},"content":{"rendered":"

DISCIPLINA: CMP199 \u2013 Arquitetura e Organiza\u00e7\u00e3o de Processadores Modernos<\/strong><\/p>\n

Professor<\/strong>: Luigi Carro
\n Carga Hor\u00e1ria<\/strong>: 60 horas
\nCr\u00e9ditos:<\/strong> 4
\nPr\u00e9-requisitos<\/strong>: nenhum
\n Semestre<\/strong>: oferecida sempre nos primeiros semestres<\/p>\n

S\u00famula<\/strong>
\nRevis\u00e3o de conceitos de arquitetura e organiza\u00e7\u00e3o.
\nRevis\u00e3o de Arquiteturas de Conjunto de Instru\u00e7\u00f5es RISC e CISC.
\nRevis\u00e3o de Organiza\u00e7\u00e3o de processadores: bloco operacional e bloco de controle.
\nRevis\u00e3o de Organiza\u00e7\u00e3o de mem\u00f3rias: hierarquias de mem\u00f3ria, mem\u00f3ria principal,
\nmem\u00f3rias cache, mem\u00f3ria virtual.
\nParalelismo: pipelines e superpipelines, superescalaridade – paralelismo de instru\u00e7\u00f5es e dados.
\nEspecula\u00e7\u00e3o e ordena\u00e7\u00e3o: Execu\u00e7\u00e3o em order e fora de ordem, predica\u00e7\u00e3o e especula\u00e7\u00e3o de instru\u00e7\u00f5es.
\nArquiteturas Superescalares e VLIW, unidades de execu\u00e7\u00e3o SIMD e MIMD, processadores de uso geral, unidades de processamento gr\u00e1ficos e unidades de processamento-em-mem\u00f3ria.
\nNovas tecnologias de mem\u00f3ria: vol\u00e1teis, n\u00e3o-vol\u00e1teis, integra\u00e7\u00e3o mem\u00f3ria+l\u00f3gica, integra\u00e7\u00e3o em 3D.<\/p>\n

Objetivos<\/strong>
\nO objetivo da disciplina \u00e9 capacitar o aluno a compreender as diferentes alternativas de arquitetura e organiza\u00e7\u00e3o de uma unidade de processamento, reconhecendo o seu impacto sobre fatores como desempenho, custo e complexidade de desenvolvimento e \u00e1rea, dissipa\u00e7\u00e3o de pot\u00eancia e consumo energ\u00e9tico, assim como a sua consequente adequa\u00e7\u00e3o a diferentes tipos de produtos eletr\u00f4nicos e diferentes classes de aplica\u00e7\u00f5es.<\/p>\n

A disciplina enfatiza o estudo da organiza\u00e7\u00e3o do bloco operacional e seu impacto na implementa\u00e7\u00e3o do bloco de controle. Este estudo \u00e9 estendido para sistemas computacionais do estado-da-arte, em especial processadores de uso geral (GPPs),
\nunidades de processamento gr\u00e1fico (GPUs) e unidades de processamento-emmem\u00f3ria (PIMs), considerando seus recursos de paralelismo de instru\u00e7\u00f5es e dados, execu\u00e7\u00e3o especulativa, hierarquia de mem\u00f3ria e modelo de acesso aos dados.<\/p>\n

Conte\u00fado program\u00e1tico<\/strong>
\nAula Data T\u00d3PICO
\n1 Introdu\u00e7\u00e3o
\n2 Rev. Conceitos de arquitetura e organiza\u00e7\u00e3o
\n3 Rev. Arquiteturas RISC e CISC – Especifica\u00e7\u00e3o do Trabalho
\n4 Rev. Org. de Processadores: Bloco Operacional
\n5 Rev. Org. de Processadores: Bloco Operacional\/Controle
\n6 Rev. Org. de Processadores: Bloco de Controle
\n7 Rev. Hierarquia de mem\u00f3rias: Hierarquia de Mem\u00f3rias Cache \u2013 Mem\u00f3ria principal, mem\u00f3rias cache
\n8 Rev. Hierarquia de mem\u00f3rias: mem\u00f3rias cache, mem\u00f3ria virtual
\n9 Simuladores: GEM5\/BOOM
\n10 Simuladores: GEM5\/BOOM
\n11 Paralelismo de instru\u00e7\u00f5es: Pipelines, Superscalaridade e VLIW
\n12 Trabalho\/Feriado
\n13 Paralelismo de Dados: Dados Escalares \u2013 multi-issue superscalar vs multi-issue VLIW. Dados Vetoriais \u2013 SIMD, MIMD
\n14 Trabalho\/Feriado
\n15 Especula\u00e7\u00e3o e Ordena\u00e7\u00e3o: Execu\u00e7\u00e3o em ordem e fora-de-ordem, Predica\u00e7\u00e3o e Especula\u00e7\u00e3o Localidade de Dados: Espacial\/Temporal
\n16 Trabalho\/Feriado
\n17 Arquiteturas: Single-Issue vs Superscalar vs VLIW vs Multi-Core vs GPU (big-picture)
\n18 Arquiteturas: Multi-Core vs GPU (detalhes Muti-core)
\n19 Arquiteturas: Multi-Core vs GPU (detalhes GPU Multi-Core->SM)
\n20 Arquiteturas: SIMD vs MIMD (detalhes ExecUnit GPP vs GPU)
\n21 Limita\u00e7\u00f5es Banda de Mem\u00f3ria (limites de acesso externo vs interno — problemas para multi-core e GPU)
\n22 Processamento em Mem\u00f3ria \u2013 (foco em memristor \u2013 pros e cons)
\n23 Processamento em Mem\u00f3ria \u2013 (foco em l\u00f3gica na memoria \u2013 CPUs, FUs, etc)
\n24 Novas Tecnologias de Mem\u00f3ria e Integra\u00e7\u00e3o
\n25 ?? slot para feriado ?? Novas Tecnologias de Mem\u00f3ria e Integra\u00e7\u00e3o
\n26 Trabalho no projeto
\n27 Trabalho no projeto
\n28 Prova
\n29 Trabalho no projeto
\n30 Semin\u00e1rios sobre processadores para 3 algoritmos<\/p>\n

M\u00e9todo de trabalho:<\/strong><\/p>\n

Aulas expositivas. Semin\u00e1rios apresentados pelos alunos sobre unidades de processamento de diferentes arquiteturas. Experimenta\u00e7\u00e3o de diferentes arquiteturas atrav\u00e9s de trabalhos pr\u00e1ticos com uso de ferramentas de
\nsimula\u00e7\u00e3o.<\/p>\n

Procedimentos de avalia\u00e7\u00e3o: Avalia\u00e7\u00e3o atrav\u00e9s de trabalhos de implementa\u00e7\u00e3o e demonstra\u00e7\u00e3o de conhecimento de arquiteturas tradicionais e estado-da-arte de processadores, apoiado por ferramentas de simula\u00e7\u00e3o. Avalia\u00e7\u00e3o atrav\u00e9s de provas formadas pelas quest\u00f5es mais pertinentes na \u00e1rea. A nota final ser\u00e1 dada em fun\u00e7\u00e3o de 50% do trabalho final e 50% da prova.<\/p>\n

Bibliografia<\/strong>
\n\u2022 D.PATTERSON e J.HENNESSY. Organiza\u00e7\u00e3o e Projeto de Computadores: a
\nInterface Hardware\/Software. LTC, Rio de Janeiro, 2000. (Segunda edi\u00e7\u00e3o)
\n\u2022 M.J.FLYNN. Computer Architecture \u2013 Pipelined and Parallel Processor Design.
\nJones and Bartlett Publishers, Sudbury, 1995.
\n\u2022 M.JOHNSON. Superscalar Microprocessor Design. Prentice-Hall, Englewood Cliffs,
\n1991.
\n\u2022 B.WILKINSON. Computer Architecture \u2013 Design and Performance. Prentice-Hall,
\nHemel Hempstead, 1996. (2a. edi\u00e7\u00e3o).
\n\u2022 J.HENNESSY e D.PATTERSON. Computer Architecture: A Quantitative Approach.
\nMorgan Kaufmann, San Francisco, 1996. (2a. edi\u00e7\u00e3o).<\/p>\n","protected":false},"excerpt":{"rendered":"

DISCIPLINA: CMP199 \u2013 Arquitetura e Organiza\u00e7\u00e3o de Processadores Modernos Professor: Luigi Carro Carga Hor\u00e1ria: 60 horas Cr\u00e9ditos: 4 Pr\u00e9-requisitos: nenhum Semestre: oferecida sempre nos primeiros semestres S\u00famula Revis\u00e3o de conceitos de arquitetura e organiza\u00e7\u00e3o. Revis\u00e3o de Arquiteturas de Conjunto de Instru\u00e7\u00f5es RISC e CISC. Revis\u00e3o de Organiza\u00e7\u00e3o de processadores: bloco operacional e bloco de controle. […]<\/p>\n","protected":false},"author":11,"featured_media":0,"parent":462,"menu_order":199,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/4749"}],"collection":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/users\/11"}],"replies":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/comments?post=4749"}],"version-history":[{"count":4,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/4749\/revisions"}],"predecessor-version":[{"id":6036,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/4749\/revisions\/6036"}],"up":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/462"}],"wp:attachment":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/media?parent=4749"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}