{"id":679,"date":"2015-12-30T09:27:46","date_gmt":"2015-12-30T11:27:46","guid":{"rendered":"http:\/\/www.inf.ufrgs.br\/profcomp_wp\/?page_id=679"},"modified":"2016-05-12T16:10:15","modified_gmt":"2016-05-12T19:10:15","slug":"cmp238","status":"publish","type":"page","link":"https:\/\/www.inf.ufrgs.br\/profcomp\/lista-de-disciplinas\/cmp238\/","title":{"rendered":"CMP238"},"content":{"rendered":"
\n

Projeto e Teste de Sistemas VLSI<\/strong><\/h3>\n

Respons\u00e1vel<\/b>: Fernanda Gusm\u00e3o de Lima Kastensmidt<\/a>
\nPr\u00e9-Requisitos<\/b>: –
\nCarga Hor\u00e1ria<\/b>: 60 hs
\nCr\u00e9ditos<\/b>: 4
\nSemestres Oferecidos<\/b>: Primeiro semestre
\nMatr\u00edcula de Graduandos<\/b>: A matricula dever\u00e1 ser feita como Aluno Especial
\nP\u00e1gina da Disciplina<\/b>: –<\/p>\n

S\u00daMULA<\/strong><\/p>\n

Projeto de sistemas VLSI, metodologias de projeto, fluxograma ASM, linguagem de descri\u00e7\u00e3o de hardware, projeto do bloco operacional e de controle, s\u00edntese l\u00f3gica de alto n\u00edvel, co-projeto de hardware e software, projeto e verifica\u00e7\u00e3o de um sistema concreto com uso intensivo de ferramentas de descri\u00e7\u00e3o, s\u00edntese e valida\u00e7\u00e3o, modelo e simula\u00e7\u00e3o, verifica\u00e7\u00e3o funcional.<\/p>\n

OBJETIVOS<\/strong><\/p>\n

Este curso explora conceitos de projeto de sistemas digitais complexos desenvolvidos como circuitos integrados de aplica\u00e7\u00e3o espec\u00edfica (ASICs) ou como circuitos program\u00e1veis (FPGAs) usando linguagens de descri\u00e7\u00e3o de hardware. O fluxo de projeto e um conjunto de solu\u00e7\u00f5es ser\u00e3o discutidos em termos econ\u00f4micos, de desempenho, pot\u00eancia e flexibilidade. Al\u00e9m disso, aspectos de valida\u00e7\u00e3o e verifica\u00e7\u00e3o de projeto ser\u00e3o introduzidos. O objetivo \u00e9 oportunizar ao aluno uma passagem pelos diversos n\u00edveis de s\u00edntese de um sistema digital atrav\u00e9s de um projeto realizado na disciplina. O curso visa, ainda, capacitar o aluno a utilizar ferramentas de EDA (Eletronic Design Automation) para descri\u00e7\u00e3o, s\u00edntese e valida\u00e7\u00e3o nas v\u00e1rias etapas de projeto.<\/p>\n

PROGRAMA<\/strong><\/p>\n

1 Sistemas Digitais baseados em processadores, memorias e arquitetura parte de controle\/parte
\n2 Sistemas de comunica\u00e7\u00e3o: barramentos, redes-intra-chip
\n3 Comunica\u00e7\u00e3o ass\u00edncrona, protocolo de hand-shake (2 e 4 fases, single and dual rail)
\n4 No\u00e7\u00f5es de VHDL: atribui\u00e7\u00f5es concorrentes. Declara\u00e7\u00e3o e instancia\u00e7\u00e3o de componentes. Constru\u00e7\u00e3o
\n5 Implementa\u00e7\u00f5es em VHDL com simula\u00e7\u00e3o funcional e temporal
\n6 No\u00e7\u00f5es de VHDL: atribui\u00e7\u00f5es seq\u00fcenciais.
\n7 Implementa\u00e7\u00f5es em VHDL com simula\u00e7\u00e3o funcional e temporal
\n8 Circuitos aritm\u00e9ticos: projeto em VHDL e uso de m\u00f3dulos embarcados. Simula\u00e7\u00e3o funcional de
\n9 Descri\u00e7\u00e3o de m\u00e1quinas de estados em VHDL. S\u00edntese de maquinas de estado em VHDL:
\n10 Uso de Bancos de registradores e Mem\u00f3rias em FPGAs
\n11 Implementa\u00e7\u00f5es de mem\u00f3rias em VHDL e em circuitos de prototipa\u00e7\u00e3o.
\n12 Implementa\u00e7\u00f5es de comunica\u00e7\u00e3o ass\u00edncrona em VHDL (A dist\u00e2ncia \u2013 entrega Moodle)
\n13 Fluxograma ASM (Algorithm State Machine). Exemplos de fluxogramas ASM
\n14 ASM de multiplicadores, extratores de ra\u00edzes quadrada e c\u00e1lculo de m\u00ednimo m\u00faltiplo comum
\n15 Projeto RTL: parte operativa (PO) e parte de controle (PC)
\n16 Apresenta\u00e7\u00e3o trabalho 1 \u2013 Processador MIPS mono-ciclo com resultado da memoria em video
\n17 Apresenta\u00e7\u00e3o trabalho 1 \u2013 Processador MIPS mono-ciclo com resultado da memoria em video
\n18 Otimiza\u00e7\u00f5es para os fluxogramas ASM vistos anteriormente e implementa\u00e7\u00e3o em VHDL
\n19 Implementa\u00e7\u00e3o em VHDL de um sistema PC-PO e simula\u00e7\u00e3o funcional e temporal
\n20 Compara\u00e7\u00e3o de diversos projetos de Parte Operativa (PO) e Parte de Controle (PC) de algoritmos e
\n21 Pipeline em projetos de PC-PO
\n22 Circuitos de alto desempenho: inser\u00e7\u00e3o de pipeline na parte operativa. Exemplos.
\n23 Exemplo Fatorial com varias implementa\u00e7\u00f5es
\n24 Testbenchs
\n25 Uso de assertions
\n26 Metodologias de Verifica\u00e7\u00e3o funcional
\n27 Estudo de caso I de verifica\u00e7\u00e3o funcional
\n28 Estudo de caso II de verifica\u00e7\u00e3o funcional
\n29 Prova
\n30 Apresenta\u00e7\u00e3o trabalho 2 \u2013 Projeto PC-PO (sorteio das duplas)<\/p>\n

operativa. Circuitos program\u00e1veis (FPGAs), arquiteturas, roteamento interno, reconfigura\u00e7\u00e3o<\/p>\n

de Testbenchs.<\/p>\n

m\u00f3dulos.<\/p>\n

codifica\u00e7\u00e3o de estados, minimiza\u00e7\u00e3o de estados e escolha dos FFs.<\/p>\n

suas descri\u00e7\u00f5es em VHDL RTL, vers\u00f5es Paralelo x Serial, \u00c1rea x desempenho.<\/p>\n

CRIT\u00c9RIOS DE AVALIA\u00c7\u00c3O<\/strong><\/p>\n

CRIT\u00c9RIOS DE AVALIA\u00c7\u00c3O O conceito final ser\u00e1 obtido atrav\u00e9s de uma prova escrita (P) e de dois trabalhos T1 e T2, utilizando-se a seguinte pondera\u00e7\u00e3o:<\/p>\n

M\u00e9dia = (P + T1 + T2) \/ 3<\/p>\n

Ser\u00e1 considerado aprovado o aluno que obtiver uma m\u00e9dia final igual ou superior a 6.0 (seis), sem ter zerado nenhuma das notas. A apresenta\u00e7\u00e3o e entrega dos trabalhos \u00e9 obrigat\u00f3ria. A prova escrita \u00e9 SEM consulta. A defini\u00e7\u00e3o dos trabalhos est\u00e1 descrita na pagina da disciplina no Moodle.<\/p>\n

BIBLIOGRAFIA<\/strong><\/p>\n

Livros texto:
\nRamachandran, S. Digital VLSI Systems Design : A Design Manual for Implementation of Projects on FPGAs and ASICs Using Verilog, Dordrecht : Springer, 2007. <loca\u00e7\u00e3o eletr\u00f4nica:=”” http:=”” sabi.ufrgs.br=””>
\nBUSHNELL, M. and AGRAWAL, V. Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits. Kluwer Academic Publishers, 2001.
\nABRAMOVICI, M.; BREUER, M.; FRIEDMAN, A. Digital Systems Testing and Testable Design. IEEE Press, 1990.
\nRoberto D\u00b4Amore. VHDL – Descri\u00e7\u00e3o E S\u00edntese De Circuitos Digitais. Ltc. ISBN: 8521614527.
\nMateriais dispon\u00edveis em http:\/\/www.ele.ita.br\/~damore\/vhdl\/<\/p>\n

Livros complementares:
\nBrown, Stephen D. Fundamentals of digital logic with VHDL design. Boston : McGraw-Hill, c2009.
\nAshenden, Peter J. The designer\u2019s guide to VHDL. Burlington : Morgan Kaufmann, c2008.
\nShort, Kenneth L. VHDL for engineers. Upper Saddle River : Pearson Prentice Hall, c2009.
\nVahid, Frank. VHDL for digital design. Hoboken, N.J. : John Wiley & Sons, c2007.
\nPedroni, Volnei A. Circuit design with VHDL. Cambridge : MIT, c2004.
\nCARRO: L.Carro. Projeto e prototipa\u00e7\u00e3o de Sistemas Digitais. Editora da UFRGS.
\nHAMBLEN: J.O.Hamblen, M.D.Furman. Rapid Prototyping of Digital Circuits. Kluwer.
\nHARRIS: D.Harris. Skew-Tolerant Circuit Design. Morgan Kaufmann.
\nLALA, P. Digital Circuit Testing and Testability. Academic Press, 1997.<\/p>\n

Livros de apoio aos pr\u00e9-requisitos de Circuitos Digitais:
\nWagner, Flavio Rech, Ribas, Renato, Reis, Andr\u00e9, Fundamentos de circuitos digitais. Porto Alegre, RS : Sagra Luzzatto, 2006.
\nMilos Ercegovac, Tomas Lang & Jaime Moreno. Introdu\u00e7\u00e3o a Sistemas Digitais. Bookman.
\nUyemura, John Paul. Sistemas digitais: uma abordagem integrada. S\u00e3o Paulo, SP : Thomson\/Pioneira, 2002.
\nKATZ: Randy H. Katz. Contemporary Logic Design. Benjamin\/Cummings Publishing Company, Inc. Redwood City, 1994.
\nM. Morris Mano & Charles R. Kime. Logic and Computer Design Fundamentals. Prentice Hall.<\/p>\n

Livro de apoio a processadores:
\nPatterson, David A; John L. Hennessy. Computer Organization and Design: The Hardware\/Software Interface. Morgan Kaufmann Publishers. ISBN 1-55860-604-1.<\/p>\n<\/div>\n","protected":false},"excerpt":{"rendered":"

Projeto e Teste de Sistemas VLSI Respons\u00e1vel: Fernanda Gusm\u00e3o de Lima Kastensmidt Pr\u00e9-Requisitos: – Carga Hor\u00e1ria: 60 hs Cr\u00e9ditos: 4 Semestres Oferecidos: Primeiro semestre Matr\u00edcula de Graduandos: A matricula dever\u00e1 ser feita como Aluno Especial P\u00e1gina da Disciplina: – S\u00daMULA Projeto de sistemas VLSI, metodologias de projeto, fluxograma ASM, linguagem de descri\u00e7\u00e3o de hardware, projeto […]<\/p>\n","protected":false},"author":1,"featured_media":0,"parent":462,"menu_order":238,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/679"}],"collection":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/comments?post=679"}],"version-history":[{"count":5,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/679\/revisions"}],"predecessor-version":[{"id":2508,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/679\/revisions\/2508"}],"up":[{"embeddable":true,"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/pages\/462"}],"wp:attachment":[{"href":"https:\/\/www.inf.ufrgs.br\/profcomp\/wp-json\/wp\/v2\/media?parent=679"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}