EMICRO/SIM 2013

XV Escola de Microeletrônica da SBC / XXVIII Simpósio Sul de Microeletrônica Porto Alegre, 29 de abril a 3 de maio de 2013

Portas Lógicas CMOS

Paulo F. Butzen

Organização

Promoção

Apoio




















Curso de Projeto de Circuitos Integrados



Curso de Projeto de Circuitos Integrados


Definição da Arquitetura

Problema / Necessidade:

- Rastreamento bovino
- TV Digital
- Monitoramento de Processos
- ...

Conjunto prédefinido, projetado e caracterizado de portas lógicas

Biblioteca de Células



Envio para Fabricação


Physical layout

Outline

Apresentação dos projetos lógico, elétrico e físico de portas lógicas CMOS combinacionais e sequenciais, bem como das suas características elétricas e análise de desempenho

- Lógica de com chaves
- Transistor MOS como chave
- Lógica Combinacional CMOS
 - Projeto Lógico
 - Projeto Físico
 - Características Temporais e de Potência
 - Projeto Elétrico
- Lógica Sequencial
 - Latches
 - Flip-Flops

Lógica com Chaves




Lógica com Chaves






Existirá fluxo de água entre os pontos X e Y se o "registro A" E se o "registro B" permitirem




Lógica com Chaves






Existirá fluxo de água entre os pontos X e Y se o "registro A" <u>OU</u> se o "registro B" permitirem




Transistor MOS



Transistor MOS como Chave

O Transistor NMOS


Funcionamento Simplificado: "uma chave eletrônica ideal"



Transistor MOS como Chave


O Transistor PMOS

Funcionamento Simplificado: "uma chave eletrônica ideal"




Portas Lógicas CMOS


- Família Lógica CMOS
 - Plano Pull-up (PUP) é composto por transistores PMOS
 - NMOS não conduz bem o '1' lógico
 - Plano Pull-down (PDN) é composto por transistores NMOS
 - PMOS não conduz bem o '0' lógico
 - Somente funções negativas são projetadas
 - INV, NAND, NOR, ...
 - As redes de transistores PUP e PDN são complementares



Inversor CMOS



Inversor CMOS





Rede de Transistores



- Existirá um caminho condutivo SOMENTE se E1 = 1 'E' E2 = 1
- Lógica NAND → S = !(E1*E2)

E1	E2	S
0	0	1
0	1	1
1	0	1
$\bigcirc 1$	1	0







Rede de Transistores

- Transistores NMOS em Paralelo
 - Existirá caminho se E1 = 1 'OU' E2 = 1
 - Lógica NOR \rightarrow S = !(E1 + E2)

E1	E2	s
0	0	1
0	1	0
1	0	0
1	1	0






Rede de Transistores




- Existirá um caminho condutivo SOMENTE se E1 = 0 'E' E2 = 0
- Porta lógica NOR

E1	E2	S
0	0	1
0	1	0
1	0	0
1	1	0





- Transistores PMOS em paralelo
 - Existirá caminho se E1 = 0 'OU' E2 = 0
 - Porta lógica NAND

E1	E2	S
0	0	1
0	1	1)
1	0	1
1	1	0




Porta Lógica NAND







Porta Lógica NOR

$$\circ$$
 S = !(E1 + E2)







Portas Lógicas CMOS

- Regras Básica para construção:
 - Considere que a equação lógica sempre seja negada.
 Caso esta seja positiva, ao final será necessário acrescentar um inversor na saída da porta.
 - Projete uma associação de transistores NMOS para a rede pull-down.
 - Construa a rede pull-up com configuração complementar a rede pull-down

Portas Lógicas CMOS

$$\circ S = !(A + (B*C))$$

- Considere que a equação lógica sempre seja negada.
 (Caso esta seja positiva, ao final será necessário acrescentar um inversor na saída da porta).
- 2. Projete uma associação de transistores NMOS para a rede pull-down.
- 3. Construa a rede pull-up com configuração complementar a rede pull-down


	Α	В	С	S
•	0	0	0	1
	0	0	1	1
	0	1	0	1
	0	1	1	0
•	1	0	0	0
	1	0	1	0
	1	1	0	0
	1	1	1	0

Projeto Físico


- Desenho do Leiaute das máscaras para fabricação do circuito integrado.
- o Envolve:
 - Regras de Desenho (design rules)
 - Associações dos transistores
 - Posicionamento de transistores, fios e contatos

Regras de Desenho


- Definição das menores larguras e distâncias entre as camadas do leiaute
- Dimensões mais importantes
 - Comprimento do canal (L):
 - Em circuitos digitais, usualmente é o comprimento mínimo permitido pela tecnologia CMOS escolhida
 - Largura do canal (W):
 - Definido pelo projetista com base na área e no desempenho desejado



Regras de Desenho




Regras de Desenho




- 1: mínima largura de metal 1
- 2: mínima distância entre metal 1
- 3: mínima largura de metal 2
- 4: mínima distância entre metal 2
- 5: mínima largura do contado
- 6: mínima extensão de metal 1 para fora do contato
- 7: mínima distância entre contatos
- 8: mínima largura de via
- 9: mínima extensão de metal 2 para fora da via
- mínima extensão de metal 1 para fora da via


Leiaute Transistor MOS




Inversor CMOS – Projeto Físico



Inversor CMOS – Projeto Físico





NAND CMOS – Projeto Físico




Compartilhamento de Difusão


Transistores em Paralelo








Transistores em Série







Fonte: José Guntzel, EMicro2010


Caminho de Euler


- É um caminho que passa por cada transistor do circuito exatamente um vez
 - # difusões = # caminhos
 - Casamento de Poli = Matching das entradas






NAND CMOS – Projeto Físico







NOR CMOS – Projeto Físico



Porta Lógica Complexa





Características de Desempenho – Definição Atraso




Atraso de Propagação

Aproximação por circuito RC








Atraso de Propagação

- Dependências do Atraso:
 - Tamanho dos transistores
 - Maior o W dos transistores → maior a capacidade de corrente →
 Maior o desempenho
 - Modelo RC: Maior o W → Menor R




Atraso de Propagação




- Capacitância de saída
 - Menor a capacitância de saída → Menor a quantidade de carga que deverá fluir pelos transistores → Maior o desempenho
 - Modelo RC: Maior Capacitancia de Saída → Maior C
- Rede de transistores

caminho crítico



atraso determinado pela descarga de C_L, C₁ and C₂


caminho crítico



atraso determinado pela descarga de C₁

Atraso de Propagação

- Dependência
 - Influência do slope do sinal de entrada
 - Desconsiderada na aproximação por circuito RC




Característica de Potência – Definição de Potência


$$P_{\text{total}} = P_{\text{dynamic}} + P_{\text{static}}$$

 $P_{\text{dynamic}} = P_{\text{switching}} + P_{\text{short circuit}}$

- P_{switching} depende da carga e descarga das capacitâncias do circuito
- P_{Short-circuit} ocorre quando ambas redes de transistores PMOS e NMOS estão parcialmente conduzindo durante uma transição
- P_{static} é o consumo indesejado quando o circuito não realiza nenhuma operação (dispositivo não ideal)

$$P_{\text{switching}} = \alpha C V_{DD}^2 f$$







Característica de Potência – Low Power Design

- Redução da Potência Dinâmica
 - V_{DD}: utilizar a menor tensão de alimentação possível
 - α: evitar chaveamentos desnecessários
 - clock gating, sleep mode
 - C: transistores menores, fios de roteamento mais curtos
 - f: utilizar a menor frequencia possível
- Redução da Potência estática
 - Uso "seletivo" de transistores com baixa tensão de limiar (V_{th})
 - Explorar técnicas de redução:
 - Transistores em série (stack effect)
 - Polarização do substrato
 - Redução da temperatura


Outras Famílias Lógicas




Pseudo-nMOS




CVSL




Domino




Dual-Rail Domino




CPL




EEPL



DCVSPG





- Cruciais em circuitos síncronos
 - Desempenho / área / Potência
- 2 mecanismos de armazenamento
 - Feedback positivo (Inversor de realimentação)
 - "Charge-based" (Alta impedância)



- Transistores (literalmente) utilizados como chaves



$$g = 0$$

$$s - d$$

$$g = 0$$

$$s \rightarrow a \rightarrow d$$


$$q = 1$$

Input
$$g = 1$$
 Output $0 \rightarrow strong 0$

Input
$$g = 0$$
 Output $0 \rightarrow --$ degraded 0


$$g = 0$$
 \rightarrow strong 1






- Inversor Tri-State
 - Saída em Alta impedância quando EN = 0

EN	Α	Υ
0	0	Z
0	1	Z
1	0	0
1	1	1








Latch - Sensível a nível

Positive Level Sensitive Latch

Flip-Flop - Sensível a borda


Positive Edge Sensitive Flip-Flop




Projeto Latch D


CLK Q Q Q CLK CLK CLK CLK

Operação Latch





Projeto Flip-Flo








Operação Flip-Flop














Bibliografia

- RABAEY, J; CHANDRAKASAN, A.; NIKOLIC, B. Digital Integrated Circuits: a design perspective. 2nd Edition. Prentice Hall, 2003.
- WESTE, Neil; HARRIS, David. CMOS VLSI Design: a circuits and systems perspective. Addison-Wesley, 3nd Edition, 2004.
- UYEMURA, John P. CMOS Logic Circuit Design. Kluwer Academic Publishers, February 1999.

EMICRO/SIM 2013

XV Escola de Microeletrônica da SBC / XXVIII Simpósio Sul de Microeletrônica Porto Alegre, 29 de abril a 3 de maio de 2013

Portas Lógicas CMOS

Muito Obrigado

paulobutzen@furg.br

Organização

Promoção

Apoio

















