Português English
Contato
Publicado em: 14/10/2020

Ciclo de Palestras

IEEE CASS RS Talks 2020

Nesta sexta-feira, dia 16/10 às 13h30min (Horário de Brasília) ocorrerá a palestra “Maximum CMOS Energy Efficiency for IoT Devices: The case for Near-Threshold Logic and Mixed-Signal Circuits” ministrada pelo Professor Sergio Bampi (UFRGS). A transmissão será feita pelo canal do YouTube do IEEE CASS Rio Grande do Sul Chapter.

CMOS é uma tecnologia imbatível, de baixo custo e flexível para tornar possível a Internet de “tudo”. Dispositivos autônomos requerem operação com energia ultrabaixa (UL) durante sua vida útil. Este seminário estimulará abordagens de projeto em nível de sistema e de circuito para nós de IoT, pois os módulos de detecção, sinal misto e RF são essenciais para esses dispositivos UL-power. A faixa de nanopotência que é alcançável em deca-nanômetros CMOS em próximo ao VT requer técnicas de projeto lógico muito específicas a serem aplicadas na lógica digital. Esta palestra abordará um método para projetar circuitos digitais CMOS para uma ampla faixa dinâmica de VFS e alvos próximos ao limite para melhor eficiência de energia CMOS. Maximizar a eficiência energética em 50X a 100X (em energia / operação) é possível para circuitos que toleram escalonamento de frequência ultra-ampla (de centenas de KHz a GHz) em seus modos de operação do sistema. Os resultados em CMOS foram obtidos usando o tempo de ciclo mínimo alcançável em cada tensão de alimentação, até suprimentos de 200 mV muito baixos. A estratégia para o dimensionamento do transistor em células digitais e maximização da margem de ruído estático em próximo ao VT também será abordada na palestra. Uma abordagem recente de sinais mistos, com portas exclusivamente digitais para implementar OTAs ultra-eficientes, também será mostrada, como uma nova abordagem para processar sinais analógicos de baixa frequência.

O palestrante Sergio Bampi recebeu o B.Sc em Engenharia Eletrônica e o B.Sc. Doutor em Física pela UFRGS em 1979. Graduou-se em EE pela Stanford University (EUA) em 1986. Professor titular nas áreas de design de sinais mistos de Sistemas Digitais e Microeletrônica no Instituto de Informática, membro do corpo docente desde 1986. Ele atuou como Coordenador do Programa de Pós-Graduação (PGMICRO, 2003-2007), chefe de grupo de pesquisa e projetos, diretor técnico do Centro de Microeletrônica CEITEC (2005-2008) e ex-presidente da FAPERGS Research Funding Foundation e da SBMICRO Society (2002-2006). Ele é ex-membro da equipe técnica da HP Inc. e professor visitante de pesquisa na Stanford University (1998-99) nos EUA. Seus interesses de pesquisa estão na área de design de IC, design digital de ultra-baixa potência, algoritmos complexos dedicados, arquiteturas e ASICs para processamento de imagem e vídeo, design RF CMOS e design de IC de sinal misto para IoT. Ele é co-autor de mais de 420 artigos nessas áreas e em dispositivos MOS e EDA. Ele é um membro sênior das sociedades IEEE, SBC e SBMICRO. Ele foi presidente do programa técnico do Simpósio IEEE SBCCI (1997, 2005), SBMICRO (1989, 1995), IEEE LASCAS (2013), workshops e conferências VARI 2016.