

Dados de identificação		
<i>Disciplina</i>	Sistemas Digitais para Computadores A	
<i>Oferecida para</i>	Bacharelado em Ciência da Computação, Engenharia de Computação e Bacharelado em Engenharia Física.	
<i>Período Letivo</i>	2020/2	
<i>Professor Responsável</i>	Fernanda Gusmão de Lima Kastensmidt	
<i>Sigla</i>	INF01175	
<i>Carga horária (horas)</i>	60	
<i>CH Autônoma (horas)</i>	20	
<i>CH Coletiva (horas)</i>	40	
<i>CH Individual (horas)</i>	0	
Súmula	Computador visto como um sistema digital • Linguagens de descrição de hardware • Unidades operacional e de controle • máquinas de estado finita (FSM) • Sistemas síncronos • Comunicação assíncrona e síncrona entre sistemas • fluxograma ASM	
Objetivos	O objetivo da disciplina é capacitar o aluno a compreender diferentes métodos de síntese de sistemas digitais complexos. Para tanto serão enfatizados métodos e ferramentas de síntese para circuitos combinacionais (para circuitos regulares e para circuitos irregulares) e sequenciais (tipicamente máquinas de estado utilizadas para sequenciamento e controle). A linguagem de descrição de hardware VHDL será utilizada para descrição de sistemas digitais complexos, bem como para simulação e síntese destes sistemas. A abordagem apresentada considera a divisão de um sistema digital entre parte operativa e parte de controle. Métodos e ferramentas de síntese específicos são apresentados para a parte operativa e para a parte de controle. A síntese de alto nível também será explorada e comparada ao projeto de sistemas PC-PO a partir de fluxograma ASM. Ao final da disciplina o aluno deverá estar apto a compreender um computador como um sistema digital complexo, bem como ter uma visão geral das técnicas e ferramentas de projeto para tais sistemas.	
Conteúdo Programático		
Título	Conteúdo	Semana
Introdução a Sistemas digitais e arquiteturas programáveis (FPGA)	Introdução a disciplina. Circuitos programáveis (FPGAs), arquiteturas, roteamento interno, reconfiguração.	1
Fluxograma ASM e Projeto Parte de Controle / Parte Operativa	Noções de VHDL - elementos combinacionais: atribuições concorrentes. Declaração e instanciação de componentes.	2
Linguagem de Hardware: VHDL - elementos combinacionais	Construção de Testbenchs. Implementações em VHDL com simulação funcional e temporal. Ferramenta Vivado Noções de VHDL: atribuições concorrentes. Declaração e instanciação de componentes. Construção de Testbenchs. Implementações em VHDL com simulação funcional e temporal	3
Linguagem de Hardware: VHDL - elementos sequenciais	Circuitos aritméticos do Coregenerator SOMADOR, MULTIPLICADOR: projeto em VHDL e uso de módulos embarcados. Simulação funcional de módulos. Uso de componentes. Noções de VHDL: atribuições sequenciais, registrador e contadores	4
Linguagem de Hardware: VHDL - elementos aritméticos	Descrição de máquinas de estados em VHDL. Síntese de máquinas de estado em VHDL: codificação de estados, minimização de estados e escolha dos FFs. FSM em VHDL e simulação sem e com atraso.	5
Linguagem de Hardware: VHDL - máquinas de estados	Testbench. Uso de memórias BRAM single e dual port	6
Memória e Banco de Registradores	Uso de memórias BRAM single e dual port. Neander em VHDL	7
Projeto de Parte de Controle e Parte operativa	Descrição de algoritmos e sua síntese para hardware. Máquinas de Estados e Programas a serem implementados por máquinas de estados.	8
Aula de Exercícios e Verificação	Algoritmos implementados por máquinas de estados em VHDL, simulação e síntese. Comparação de implementações	9
Prototipação e Projetos em VHDL	Introdução a Pipeline e implementações em VHDL	10
Apresentação do Trabalho 1 e Projeto de Fluxograma ASM	Pipeline em VHDL – mono ciclo / multi-ciclo / pipeline	11
Desempenho de Sistemas Digitais: Pipeline e Paralelismo	Fluxograma ASM (Algorithm State Machine), Exemplos de fluxogramas ASM, Projeto RTL: parte operativa (PO) e parte de controle (PC)	12
Metaestabilidade e clock skew	Metaestabilidade e clock skew e conversores analógicos/digitais e digitais/analogicos	13
Comunicação assíncrona e Conversores Analógico/digital e Digital/Analogico em Circuitos Programáveis	Uso de ferramenta de High Level Synthesis HLS - Vivado para síntese de algoritmos em C para VHDL. Simulação e comparações.	14
Verificação 2 e apresentação dos trabalhos 2	Introdução à comunicação assíncrona, protocolo de hand-shake (2 e 4 fases, single and dual rail)	15

Metodologia <i>Estratégias didáticas em atividades remotas</i>	<p>As atividades ocorrerão de forma remota síncrona ou assíncrona, conforme previsto no cronograma. As atividades remotas síncronas ocorrerão nos horários regulares da disciplina, em datas especificadas no cronograma. Esses encontros serão gravados e disponibilizados para uso posterior dos alunos. Estão previstas, também, aulas práticas, a serem realizadas pelos alunos, de forma síncrona, em seus computadores pessoais.</p> <p>As atividades assíncronas consistem na realização das tarefas propostas pelo professor. Essas atividades deverão ser realizadas até a data prevista e valerão nota.</p> <p>Todas as atividades serão propostas, entregues e avaliadas através do Moodle do Instituto de Informática (https://moodle.inf.ufrgs.br), onde constarão as instruções a serem seguidas para sua realização. Plataformas de teleconferência: MConf, MS-teams ou zoom, conforme previsto no cronograma de cada turma.</p> <p>Em caso de dúvidas, os alunos poderão contar com atendimento individualizado do professor, em horário a ser combinado e realizado de forma remota.</p>
<i>Estratégias didáticas em atividades presenciais</i>	<p>Não serão realizadas atividades presenciais.</p>
<i>Recursos disponibilizados</i>	<p>Os recursos como gravação de aulas remotas síncronas, aulas gravadas antecipadamente e materiais de apoio, trabalhos e entrega de tarefas previstas assim como as instruções para sua realização serão disponibilizadas no Moodle do Instituto de Informática ou no MS Teams. Os alunos receberão instrução de acesso na primeira aula.</p> <p>Também serão disponibilizados links para os livros e artigos online e gratuitos, indicados para leitura e estudo, visando auxiliar na realização das atividades propostas.</p>
<i>Recursos computacionais</i>	<p>Para acompanhar as atividades previstas é necessário ter acesso regular à Internet. As atividades instrucionais síncronas serão realizadas através das plataformas: MS-teams ou zoom e podem ser acompanhadas através de telefone ou computador, com microfone e câmera.</p> <p>Para a realização das atividades práticas propostas será necessário utilizar computador com sistema operacional Windows ou máquina virtual Windows, para execução dos simuladores de VHDL, as indicadas são ISE Webpack ou Vivado da Xilinx, que podem ser baixadas gratuitamente do site xilinx.com.</p>
<i>Informações sobre Direitos Autorais e de Imagem:</i>	<p>Todos os materiais disponibilizados são exclusivamente para fins didáticos, sendo vedada a sua utilização para qualquer outra finalidade, sob as penas legais.</p> <p>Todos os materiais de terceiros que venham a ser utilizados devem ser referenciados, indicando a autoria, sob pena de plágio.</p> <p>A liberdade de escolha de exposição da imagem e da voz não isenta o aluno de realizar as atividades originalmente propostas ou alternativas;</p> <p>Todas as gravações de atividades síncronas devem ser previamente informadas por parte dos professores.</p> <p>Somente poderão ser gravadas pelos alunos as atividades síncronas propostas mediante concordância prévia dos professores e colegas, sob as penas legais.</p> <p>É proibido disponibilizar, por quaisquer meios digitais ou físicos, os dados, a imagem e a voz de colegas e do professor, sem autorização específica para a finalidade pretendida.</p> <p>Os materiais disponibilizados no ambiente virtual possuem licença de uso e distribuição específica, sendo vedada a distribuição do material cuja a licença não permita ou sem a autorização prévia dos professores para o material de sua autoria.</p>
Carga Horária <i>Teórica</i> <i>Prática</i>	<p>60</p> <p>0</p>
Experiências de Aprendizagem	<p>O conteúdo programático previsto para cada semana será apresentado na forma de aula online síncrona que será gravada e disponibilizada no Moodle da disciplina ou no MS Teams para ser assistida pelos alunos quando desejado. Plataformas de teleconferência usadas: MS Teams ou Zoom. Adicionalmente, serão realizadas atividades assíncronas individuais como execução de exercícios e trabalhos.</p>

<p>Critérios de Avaliação</p>	<p>As avaliações serão realizadas de forma remota assíncrona, consistindo em 4 trabalhos individuais. A média final será a média aritmética dos 4 trabalhos ($MF = (A1 + A2 + A3 + A4) / 4$).</p> <p>A conversão da média numérica para conceito será feita conforme o seguinte critério:</p> <p>MF \geq 8,5 : Conceito A 8,5 > MF \geq 7,5 : Conceito B 7,5 > MF \geq 6,0 : Conceito C MF < 6,0: ver Atividades de Recuperação</p> <p>De acordo com a Resolução do CEPE sobre o ERE, durante o período em que perdurar o ERE, fica inaplicável a atribuição de conceito FF, prevista no Parágrafo 2º, do Artigo 44, da Resolução nº 11/2013 do CEPE.</p> <p>Para os estudantes matriculados até o final do período e que deixaram de participar da Atividade de Ensino, deverá ser atribuído o registro NI (Não Informado) no campo de conceito do sistema acadêmico. Para os casos previstos no Parágrafo 1º, a justificativa do registro NI deverá conter a referência ao período de excepcionalidade.</p> <p>Os casos de não informação de conceito durante o ERE, deverão ser resolvidos até o fim do segundo período letivo, após o fim da situação emergencial de saúde.</p>
<p>Atividades de Recuperação Previstas</p>	<p>Os alunos que tiverem nota de algum dos trabalhos menor que 6,0 poderão recuperar esses trabalhos até o final da 14ª semana de aulas do semestre ERE (25 de novembro para 2020/1). A média final será recalculada com as novas notas dos trabalhos recuperados, sendo convertida para conceito conforme especificado no item Critérios de Avaliação.</p>
<p>Bibliografia</p>	<p>Com alterações</p> <p>Milos Ercegovac, Tomas Lang. Introdução a Sistemas Digitais. Bookman, 2000. ISBN 8573076984. Básica</p> <p>Carro, Luigi. Projeto e prototipação de sistemas digitais. Porto Alegre: Editora da UFRGS, 2001. ISBN 8570255896.</p> <p>D'AMORE, ROBERTO. VHDL Descrição e Síntese de Circuitos Digitais. Sao Paulo: LTC, 2005. ISBN 8521614527.</p> <p>HAMBLEN: J.O.Hamblen, M.D.Furman.. Rapid Prototyping of Digital Systems: Quartus® II Edition. Springer, 2005. ISBN 0387277285.</p> <p>Harris, David F.. Skew-Tolerant Circuit Design. San Diego: Academic Press, 2001. ISBN 155860636X.</p> <p>Mano, M. Morris; Kime, Charles R.. Logic and computer design fundamentals. Upper Saddle River: Pearson Prentice Hall, 2008. ISBN 9780131989269; 013198926X. Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Design with VHDL Design. McGraw-Hill</p> <p>Roberto d'Amore. VHDL Descrição e Síntese de Circuitos Digitais</p> <p>Versão online http://www.ele.ita.br/~damore/vhdl/ Ferramenta online VHDL: https://www.edaplayground.com/ Página online sobre VHDL https://www.vhdl-online.de/</p>