INF01058

Circuitos Digitais

Transistor MOS
Portas CMOS

Aula 2a

Transistor MOS

Estruturas MOS

Transistor MOS

- 2 Tipos:**
- **PMOS**
 - **NMOS**

Transistor MOS

“Difusão N”

S - *source*, fonte
 D - *drain*, dreno
 G - *gate*, grade

Transistor MOS

Funcionamento: através da carga colocada no gate (G), cargas de sentido oposto são atraídas para a interface com o óxido, formando o canal do transistor. Se estas cargas forem do mesmo tipo que as cargas presentes nas regiões de fonte (S) e dreno (D), haverá passagem de corrente (I) entre essas regiões através do canal do transistor.

Transistor NMOS

Símbolo:

Transistor PMOS

Símbolo:

Portas Lógicas

Circuitos CMOS Estáticos

De Morgan: $\overline{A + B} = \overline{A} \cdot \overline{B}$

- A lógica PMOS permite conectar o sinal de saída a Vcc (5V), '1' lógico.
- A lógica NMOS permite conectar o sinal de saída a Gnd (0V), '0' lógico.
- Sempre um dos caminhos, para Vcc ou Gnd, estão fechados para a saída, conectando a mesma a 5V ou 0V.

As redes PUP (pull up) e PDN (pull down) são duais nas suas topologias.

Portas Lógicas

INVERSOR CMOS

E	S
0	1
1	0

Portas Lógicas

INVERSOR CMOS

- Equação:

$$S = \bar{E}$$

- Esquema Lógico:

- Tabela Verdade:

E	S
0	1
1	0

- Esquema Elétrico CMOS

Portas Lógicas

INVERSOR CMOS

LAYOUT DO INVERSOR CMOS

$S = \overline{E}$

Portas Lógicas

Porta NAND CMOS

E1	E2	S
0	0	1
0	1	1
1	0	1
1	1	0

Dica: A SAÍDA É 0 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 1, CASO CONTRÁRIO HAVERÁ 1 NA SAÍDA. CONTRÁRIO DA PORTA 'AND'.

Portas Lógicas

Porta NAND CMOS

- Equação Lógica:

$$S = \overline{A \cdot B}$$

- Esquema Lógico :

- Esquema Elétrico:

**LAYOUT DA
NAND
CMOS**

$S = \overline{E1.E2}$

Portas Lógicas

Porta NOR CMOS

Símbolo:

Equação Booleana: $S = \overline{E1 + E2}$
 $S = \overline{E1 + E2 + \dots + En}$

Tabela Verdade:

E1	E2	S
0	0	1
0	1	0
1	0	0
1	1	0

E1	E2	...	En	S
0	0		0	1
0	1		0	0
1	0		0	0
1	1	...	1	0

Dica: A SAÍDA É 1 SOMENTE QUANDO TODAS AS ENTRADAS FOREM 0, CASO CONTRÁRIO HAVERÁ 0 NA SAÍDA. OU SEJA, 1 EM UMA DAS ENTRADAS JÁ GARANTE 0 NA SAÍDA. CONTRÁRIO DA PORTA OR.

Portas Lógicas

Porta NOR CMOS

- Equação:

$$S = \overline{A + B}$$

- Esquema Lógico:

- Esquema Elétrico CMOS