

Question 1

Q1.a) $F = \neg(A*B)$, ou seja, é uma NAND2

Q1.b) $F = \neg(A*B*C)$, ou seja, é uma NAND3

Q1.c) $F = \neg(A+B)$, ou seja, é uma NOR2

Q1.d) $F = \neg((A+B)*C*D)$

Q1.e) $F = \neg((A+B)*C + D)$

As tabelas-verdade podem ser conferidas com a ferramenta Karma, disponível no laboratório LogiCS da UFRGS (procurem no Google por esses termos, baixem a versão DEsktop, e nela há um arquivo .jar para ser executado).

Question 2

Para essa questão, implementaremos sempre a equação dada, com as adaptações estritamente necessárias (para negações), mas sem nenhuma outra simplificação, e usaremos inversores para negar todos os sinais, assumindo que eles estão disponíveis como entrada sempre apenas não invertidos.

Q2.a)

$$F = \neg((C*\neg D) + (\neg A*B*\neg D) + (\neg A*\neg B*\neg C) + (A*\neg B*\neg D))$$

Função tem uma soma lógica negada, e pode ser implementada por uma porta complexa com caminhos alternativos levando a GND.

Esquemático da rede pull-down tem quatro caminhos alternativos, cada um com os transistores NMOS com gates ligados aos literais dos termos produto em série. Rede pull-up é complementar. Cada rede tem então 11 transistores. Total são 22 transistores mais quatro inversores, resultando em 30 transistores.

Com portas não complexas, implementa-se como uma soma de produtos feita somente com NANDs, com as negações necessárias nas entradas e na saída, que é negada. Cada NAND do termo produto tem 2 vezes o número de entradas em transistores, e a NAND correspondente à soma tem 4 entradas. Total fica 1 porta de 4 xtores, 3 portas de 6 xtores, uma porta de 8 xtores e cinco inversores, resultando em 40 transistores.

Q2.b)

$$F = \neg C*\neg D + \neg A*C + \neg A*\neg B*\neg D + A*B*\neg C$$

Para ser implementada como uma porta complexa, a rede pull-down deve levar a saída a GND, e então primeiro usaremos o teorema de DeMorgan para gerar uma função equivalente com uma negação na saída (topo), que fica:

$$\neg F = \neg((C+\neg D)*(A+\neg C)*(A+\neg B+\neg D)*(\neg A+\neg B+\neg C))$$

Assim, vemos que essa função é um produtório, ou seja, tem uma sequência em série para levar a saída até GND, e cada estágio desse caminho tem 2 ou três alternativas, dos termos-soma.

A rede de pull-up é sempre complementar, e note que poderíamos

ter analisado ela primeiro, com a equação original, já considerando que os transistores PMOS ativam com 0, portanto implementam os literais !C, !D, etc diretamente. O circuito resultante é o mesmo, e tem 2 vezes o número de literais da expressão como transistores, ou seja, 20 transistores, mais os 4 inversores necessários, totalizando 28 transistores.

Para implementar com portas CMOS básicas, não complexas, é uma soma de produtos normal, com dois termos-produto de duas variáveis e dois de três variáveis, totalizando 2 portas de 2 entradas, 2 portas de 3 entradas, uma porta de 4 entradas para a soma, e mais 4 inversores, resultando em 36 transistores.

Q2.c)

$$F = !(E + (ABC) + D)$$

Essa função pode ser implementada facilmente como uma porta complexa pois tem apenas uma negação na saída, e a sua rede pull-down reflete a estrutura paralelo/série para as operações de or/and lógicos, respectivamente, e terá 10 transistores no total, pois não necessita nenhum inversor.

Já para a implementação com portas simples, precisamos gerar mais uma dupla inversão interna, usando um par NAND–INV para implementar a subfunção AND. No total, teremos duas portas de 3 entradas e mais um inversor, totalizando 14 transistores.

$$F = !(E + !(ABC) + D)$$

Q2.d)

$$F = (A+D)*C*B$$

Essa função não tem nenhuma negação, e precisamos usar o teorema de DeMorgan para processar a função equivalente not not F, que irá gerar a negação necessária na saída para implementar usando os transistores NMOS na rede de pull-down, o que terá o efeito colateral de requerer todas as entradas negadas.

$$!!F = !((!A*!D)+!C+!B)$$

No total, precisaremos de 8 transistores na porta e mais 4 inversores, resultando em 16 transistores.

Já na implementação com portas simples, precisamos de apenas dois inversores para gerar as funções AND e OR a partir de NAND e NOR, e teremos uma implementação com apenas 14 transistores.

Question 3)

$$Y1 = !A + !B$$

$$Y2 = A*B + C*D + E*F$$

$$Y3 = !A*B + A*!B$$

Question 4)

Q4.a) $F = !(A*B)$ já é uma NAND2

Q4.b) $F = !(A*B*C)$ já é uma NAND3

Q4.c) $F = \overline{(A+B)}$ é uma NOR2, $F = \overline{\overline{\overline{(A+B)}}} = \overline{(\overline{\overline{A}} \cdot \overline{\overline{B}})}$, ou seja, uma NAND com entradas e saída invertidas.

Q4.d) $F = \overline{((A+B) \cdot C \cdot D)} = (\overline{A} \cdot \overline{B}) + (\overline{C}) + (\overline{D})$ em soma de produtos, e sabe-se que uma soma de produtos pode ser implementada por dois níveis de NAND, ou seja, uma NAND para cada produto (invertido) e uma NAND para a função soma na saída. Os produtos de uma variável devem ser invertidos, e nessa expressão, $(\overline{C})$ e $(\overline{D})$ já estão invertidos, então, além de duas NANDs é preciso apenas dois inversores para gerar $\overline{A}$ e $\overline{B}$.

Q4.e) $F = \overline{((A+B) \cdot C + D)}$ é equivalente a $(\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{C} \cdot \overline{D})$, minimizando por mapa de Karnaugh. Assim, pode ser implementada por 2 NANDs, sendo uma de 3 entradas, e mais 5 inversores.

Question 5)

Implementar uma XOR apenas com NOR e INV. Para implementar uma função com NOR, ela pode ser representada como um produto de somas, considerando os zeros da função. A função XOR é $(\overline{A} \cdot B) + (A \cdot \overline{B})$, em produto de somas fica igual a $(A+B) \cdot (\overline{A} + \overline{B})$, e essa estrutura pode ser implementada com 3 NORs e dois inversores assim: $\overline{(\overline{\overline{(A+B)}} + \overline{\overline{(\overline{A} + \overline{B})}})}$

Question 6)

A XOR com NANDs pode ser implementada a partir da expressão de soma de produtos $(\overline{A} \cdot B) + (A \cdot \overline{B})$, implementada com 3 NANDs para os dois produtos e a soma final, e mais duas NAND2 com as entradas unidas para fazer as inversões e gerar $\overline{A}$ e $\overline{B}$.

Question 7)

Há duas formas de representar um circuito qualquer apenas com portas NAND. A forma mais direta e ineficiente é substituir cada porta por uma expressão (ou subcircuito) equivalente construído com NANDs. Assim, usaremos $\text{INV}(\text{NAND})$ para fazer AND, $\text{NAND}(\text{INV}, \text{INV}, \dots)$ para fazer OR, e NANDs com entradas iguais para fazer os invs. A outra forma é tomar a expressão, que nesse exercício é $F = ((\overline{A} \cdot B) + (B \cdot C)) \cdot (C + \overline{D}) \cdot E$, minimizar para soma de produtos com uma ferramenta que use um algoritmo como QuineMcCluskey (por exemplo, Karma, que nesse caso minimiza para $F + (B \cdot C \cdot E) + (\overline{A} \cdot B \cdot \overline{D} \cdot E)$), e implementar essa soma de produtos com dois níveis de NANDs, mais NANDs para inversões, e tomando o cuidado de inverter as entradas que vão direto ao segundo nível, que são 'produtos' de apenas um literal.

Questão 8)

A simplificação pode ser feita apenas com os teoremas básicos:

$$F = (A+B) \cdot (A+\overline{B}) = A \cdot (B+\overline{B}) = A \cdot 1 = A$$

$$S = (A \cdot B) + (\overline{B}) = (A + \overline{B}) \cdot (B + \overline{B}) = (A + \overline{B}) \cdot (1) = A + \overline{B}$$

$$H = (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot C) = (\overline{A} \cdot A) + (B \cdot C) = 0 + (B \cdot C) = B \cdot C$$

Questão 9) semelhante a 7, mas usando a equivalência com NORs: $OR = INV(NOR)$ e $AND = NOR(INV, \dots)$ ou minimizando para produto de somas.

Questão 10)

$F1 = !A*B*C + !A*!B*C + !A*B*!C = (!A*B) + (!A*C)$, pode ser implementada com 3 NAND2 e 1 INV, = 14 transistores.

$F2 = A*B*C*!D + A*!B*C*!D + A*B*C*D + A*B*C*!D = (A*B*C) + (A*C*!D)$, usando 2 NAND3, 1 NAND2, 1 INV, 18 transistores

$F3 = !A*B + A*!B$ – implementada com 3 NAND2 e dois INVs fica com 16 xtores, e a XOR2 usa apenas 12.