UFRGS - INFORMÁTICA - INF01058 – CIRCUITOS DIGITAIS – Prof: Marcelo Johann - 2020

Lista de exercícios sobre tecnologia CMOS - Respostas

1) Assinale Verdadeiro ou Falso para as afirmativas abaixo.
[F] Transistores NMOS tem menor resistência do que transistores PMOS, e por isso a tecnologia CMOS emprega apenas transistores NMOS em arranjos complementares;
[V] A porta lógica NAND2 é considerada uma porta lógica universal pois é possível implementar qualquer função lógica de qualquer complexidade usando exclusivamente um conjunto dessas portas;
[V] A porta lógica NOR é considerada uma porta lógica universal pois é possível implementar qualquer função lógica de qualquer complexidade usando exclusivamente um conjunto de portas NOR;
[V] As portas lógicas NAND e NOR são consideradas portas lógicas universais pois é possível implementar qualquer função lógica de qualquer complexidade usando exclusivamente um conjunto de portas deste mesmo tipo;
[F] Na tecnologia CMOS, são usados apenas dois tipos de transistores bipolares para implementar células lógicas, sendo que a rede N usa transistores NPN e a rede P usa transistores PNP;
[V] Uma mesma função lógica pode ser implementada eletricamente por diferentes arranjos de componentes como resistores, capacitores, diodos, transistores bipolares ou FET;
[V] Pela miniaturização dos transistores em um circuito integrado, nas últimas décadas foi possível implementar um número cada vez maior de transistores em um mesmo circuito, e estes tornaram-se cada vez mais rápidos;
[F] Uma célula básica de memória RAM estática pode ser implementada com apenas 4 transistores;
[V] Famílias lógicas são formadas por circuitos implementados com determinados tipos de componentes e tecnologia, como por exemplo: família TTL, família NMOS, família CMOS;
[F] Famílias lógicas são formadas por circuitos que desempenham funções semelhantes, como por exemplo: família de portas simples, família de codificadores e decodificadores, família de circuitos aritiméticos (*half adder*, *full adder*), família de registradores, etc.;
[V] Toda soma de mintermos é uma soma de produtos, mas a primeira é canônica. Nem toda soma de produtos é uma soma de mintermos, mas ela pode ser uma expressão de menor tamanho.
[F] Margem de ruído é o menor valor entre a diferença entre 0V e o maior nível aceito como zero lógico e a diferença entre Vcc(Ex: 5V) e o menor valor aceito como "um" lógico, ou seja, a margem em que pode haver ruído sem prejudicar a compreensão do sinal;
[F] Para o projeto de operadores aritméticos, como somadores e multiplicadores, a primeira etapa sempre será a especificação das tabelas-verdade de todos os bits da função, considerando todos os bits dos operandos;
[V] A minimização lógica mesmo em dois níveis é um problema não tratável, isto é, não existe algoritmo que rode com a garantia de parar e forneça a representação da função com menor número de literais em uma equação, ou menor número de portas e transistores;
[V] A minimização lógica é um problema que não tem um algoritmo determinístico eficiente para sua solução, isto é, não existe algoritmo que rode em tempo polinomial e forneça a representação da função com menor número de literais em uma equação, ou menor número de portas e transistores;

2) Explique o que ocorre na tecnologia CMOS se implementarmos uma porta lógica complementar estática do tipo AND com transistores do tipo NMOS na rede de pull-up, que liga a saída à alimentação positiva, e transistores do tipo PMOS na rede de pull-down.

Se isso for feito, quando a porta lógica deve dar a saída alta, a tensão não será igual ou muito próxima a VCC, mas sim será a Vin_high - Vth (threshlold). Mesmo se Vin = Vcc, a saída alta (1 lógico) já será menor, e isso será propagado recursivamente nas portas seguintes, e em poucos passos o 1 lógico já não

será mais capaz de acionar os próximos transistores NMOS, nem ser distinguido de 0 lógico. O recíproco acontecerá para o núvel lógico 0, que será Vin_low + Vth, e não Gnd.

3**)** Explique o que é a margem de ruído e diga qual a sua importância para circuitos digitais.

Margem de ruído é a menor diferença entre os valores gerados na saída e aceitos na entrada como 0 ou 1 lógicos, respectivamente. Mais especificamente, é: min[Voh -Vih, Vil - Vol]. A margem de ruído deve ser positiva para os circuitos funcionarem de forma digital, garantindo que o sinal lógico gerado na saída é sempre representado de uma maneira mais pura em relação ao que é compreendido na entrada de cada porta, e com uma certa margem para tolerar distorções que possam ocorrer no meio do caminho. Isso significa que cada porta não somente não corre o risco de distorcer o sinal, mas ao contrário "regenera" a informação lógica, com uma margem de tolerância para ruídos elétricos.

4**)** Na frase a seguir, preencha as lacunas com as palavras corretas: "maior", "menor", "entrada" ou "saída". Um transistor MOS com maior comprimento *l* terá _maior_ resistência de _saída_, _maior_ capacitância de entrada, _maior_ tempo de propagação.

5) Na frase a seguir, preencha as lacunas com as palavras corretas: "maior" ou "menor". Um transistor MOS com maior largura *w* terá _menor_ resistência, _maior_ capacitância, _menor_ atraso.

6**)** Explique textualmente e indique com um desenho o que é tp_{lh} e o que é t_{rise}.
7**)** Indique na figura abaixo os quatro tempos marcados, dando sua sigla e nome.



tplh - tempo de propagação de low para high é o atraso da porta (entre o sinal na sua entrada e na sua saída), quando a porta (sua saída) faz uma transição de low para high (0 para 1), medido sempre em relação à mesma tensão (em geral 50% como referência);
tphl - - tempo de propagação de high para low é o atraso da porta (entre o sinal na sua entrada e na sua saída), quando a porta (sua saída) faz uma transição de high para low (1 para 0), medido sempre em relação à mesma tensão (em geral 50% como referência);
trise - tempo, ou inclinação, de subida é o tempo que demora para a porta fazer a transição entre low e high (0 para 1), medido entre duas referências, uma próxima a ground e outra próxima a Vcc, geralmente como referência 10% e 90% de Vcc, respectivamente;
tfall - tempo, ou inclinação, de descida, é o tempo que demora para a porta fazer a transição entre high e low (1 para 0), medido entre duas referências, uma próxima a Vcc e outra próxima a ground, geralmente como referência 90% e 10% de Vcc, respectivamente.

8) Medindo o atraso de uma porta lógica da forma convencional, isto é, pela diferença de tempo entre a transição dos sinais na entrada e na saída da porta quando esses sinais passam pelo nível de 50% da tensão de alimentação, pergunta-se: é possível que esse atraso tenha um valor negativo? Justifique sua resposta.

Sim, é possível que um dos atrasos (de 0 para 1 ou de 1 para 0) tenha um valor negativo quando uma das transições (de subida ou de descida) é muito mais rápida do que a outra. Quando a transição na entrada da porta for lenta, depois que que passar pela tensão de threshold, pode ainda demorar até chegar a 50% de vcc, que é a referência à partir da qual mediremos o atraso. Nesse ponto, uma transição de saída bem mais rápida pode já ter passado dos 50% ou mesmo chegado ao valor de tensão final estável, gerando uma medida de atraso negativa.

9) Dois buffers estão conectadas por um fio de resistência w_r e capacitância w_c. O atraso do buffer é dado por d_b + r_b*C, onde C é a capacitância do fio w_c mais a capacitância de entrada da porta a ela ligada, c_b, e o atraso do fio é dado por w_r * w_c. Diga em quais condições dividir esse fio pela metade e inserir mais uma porta do mesmo tipo buffer irá reduzir o atraso total.

Para a redução do atraso quadrático pela divisão do fio compensar o atraso mesmo com o necessário acréscimo do buffer, precisamos ter:

$2 * [d_b + r_b*(c_b+w_c/2) + (w_r /2)* (w_c/2)] < [d_b + r_b*(c_b+w_c) + w_r *w_c]$

10) O que caracteriza as tecnologias e famílias de circuitos CMOS complementares estáticos?

Se caracteriza pelo uso dos dois tipos de dispositivos FET, NMOS e CMOS, cada tipo formando uma rede lógica complementar a outra, e que conectam a saída da porta a Vcc ou a Gnd. Chama-se estática porque só existe correntes e consumo de energia significativos quando a porta transiciona entre 0 e 1, pela carga/descarga das capacitâncias do estágio seguinte.

11) Existe um caminho de corrente ligando as entradas até as saídas de uma porta CMOS estática?

Não, não existe. As entradas da porta estão conectadas nos gates dos transistores CMOS, que são ativados pela capacitância desses gates, e na arquitetura de porta CMOS complementar estática, a saída está sempre conectada a Vcc ou a Gnd.

12) Como se chama o consumo de energia de uma porta complementar CMOS estática durante os períodos de tempo em que as entradas não variam de valor/tensão?

Se chama de consumo estático ou consumo de vazamento (leakage);

13) Qual é o principal componente de consumo de energia em tecnologia CMOS estática, e quando ocorre?

O principal componente de consumo de energia de portas CMOS estáticas é o consumo dinâmico, que ocorre quando a porta faz as transiçÕes entre 0 e 1, o qual se divide em dois tipos. O primeiro ocorre pela carga e descarga de capacitâncias através das resistências dos transistores, seja ligados seja ainda transicionando. O segundo tipo de consumo dinâmico se deve ao que é chamado de corrente de curto

circuito, que é a corrente que flui entre a alimentação (entre Vcc e Gnd) durante o breve período de tempo em que potencialmente tanto transistores NMOS como PMOS estão ativos (ligados, com resistência baixa) ou parcialmente ativos (com alguma resistência intermediária).

14) Durante as transições do valor de saída de uma porta CMOS existem dois tipos de correntes que surgem e têm como consequência consumo de potência e atraso. Como se chamam e por quê ocorrem?

Se chamam de correntes de curto-circuito e correntes dinâmicas. A corrente de curto circuito é a corrente que flui entre a alimentação (entre Vcc e Gnd) durante o breve período de tempo em que potencialmente tanto transistores NMOS como PMOS estão ativos (ligados, com resistência baixa) ou parcialmente ativos (com alguma resistência intermediária). O componente princial, que faz o trabalho, são as correntes dinâmicas que causam a carga e descarga de capacitâncias através das resistências dos transistores, seja ligados seja ainda transicionando.