Publicado em: 18/08/2011

Dissertação de Mestrado em Microeletrônica

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA – FÍSICA – QUÍMICA – ESCOLA DE ENGENHARIA
PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA
_____________________________________________________________________

DISSERTAÇÃO DE MESTRADO

O Programa de Pós-Graduação em Microeletrônica – PGMICRO, da Universidade Federal do Rio Grande do Sul, tem a satisfação de convidar a Comunidade Universitária para assistir à defesa pública de Dissertação de Mestrado do aluno Felipe de Andrade Pinto, a realizar-se:

Data: 26/08/2011
Horário: 10h30
Local: Auditório inferior do prédio 67
Aluno: Felipe de Andrade Pinto
Orientador: Prof.Dr. Ricardo Augusto da Luz Reis(Instituto de Informática-UFRGS)

Título: Posicionamento Visando Redução do Comprimento das Conexões

Banca examinadora:

Prof. Dr. Antônio Carlos Schneider Beck Filho (UFRGS)
Profa. Dra. Fernanda Gusmão de Lima Kastensmidt (UFRGS)
Prof. Dr. Sandro Sawick (UNIJUI)

RESUMO
Este trabalho será focado no problema de posicionamento de células lógicas em circuitos integrados. Neste problema necessitamos organizar as portas lógicas reduzindo o comprimento dos fios que as conectam da melhor forma possível. Para entender o problema e as soluções existentes é descrita uma explanação sobre técnicas e algoritmos que são utilizados atualmente ou que são historicamente importantes, de forma a conduzir o texto para as técnicas apresentadas neste trabalho. As técnicas que serão apresentadas neste trabalho têm objetivos individualmente diferentes, porém conduzem a novos resultados e perspectivas em posicionamento. Todas as técnicas são baseadas na modificação e análise do grafo do posicionamento.
Neste trabalho serão apresentadas quatro técnicas para melhorar a solução do problema de posicionamento. O primeiro trabalho a ser apresentado será a Critical Star que aplicado alguns nodos e arestas extras no grafo original para reduzir os caminhos críticos. A segunda técnica é a Logical Core I, ela traz um novo método de análise da dificuldade de posicionar um circuito VLSI. A terceira técnica, que tem forte conexão com a segunda, é a Logical Core II, mais focada em tempo de execução da técnica, ela gera um vetor com todas as dificuldades de posicionar cada célula no circuito. As duas técnicas aumentam o conhecimento do posicionador a respeito do problema e com isso vão de encontro a um ponto muito importante e ainda pouco abordado, a evolução da controlabilidade no posicionamento. A quarta técnica que será apresentada é a Logical Cluster. É uma técnica baseada na Logical Core II, e foi desenvolvida para otimizar os posicionadores já existentes no estado da arte. A técnica é muito eficiente e reduz o tempo de execução do posicionamento e muitas vezes reduz o comprimento de fio.

Palavras-Chave: Posicionamento, Desempenho, Eficiência, Ferramentas de CAD, Microeletrônica.