Publicado em: 24/07/2014

Dissertação de Mestrado em Sistemas Embarcados

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

INSTITUTO DE INFORMÁTICA

PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO

———————————————————

DEFESA DE DISSERTAÇÃO DE MESTRADO

Aluna: Fernanda Mathias Capella

Orientador: Prof. Dr. Luigi Carro

Coorientador: Prof. Dr. Antônio Carlos Schneider Beck Filho

Título: Arquitetura Reconfigurável Multi-ISA

Linha de Pesquisa: Sistemas Embarcados

Data: 01/08/14

Hora: 14:00h

Local: Prédio 43413 – Auditório Inferior, Instituto de Informática

Banca Examinadora:

Prof. Dr. Álvaro Freitas Moreira (UFRGS)

Prof. Dr. Mateus Beck Rutzig (UFSM)

Prof. Dr. Philippe Olivier Alexandre Navaux (UFRGS)

Presidente da Banca: Prof. Dr. Luigi Carro

Resumo:

O mercado de sistemas embarcados tem demandado uma variada gama de aplicações, aplicações estas cada vez mais complexas. Para atender tal demanda, visto o declínio da lei de Moore e os processadores chegando ao seu limite de dissipação térmica, os projetistas são pressionados a desenvolverem novas organizações computacionais. Para manter a compatibilidade binária, de forma que a grande quantidade de aplicativos e ferramentas já desenvolvidas possa ser reutilizada, as empresas desenvolvem seus produtos focando em melhorias de um dado processador que irá executar a mesma ISA (Instruction Set Architecture). Essa necessidade de compatibilidade de código impõe muitas restrições à equipe de projeto, haja vista as limitações impostas pela ISA legada. A Tradução Binária (TB) abre novas possibilidades aos projetistas, visto que permite a execução de códigos previamente compilados para uma determinada arquitetura em outra arquitetura. No entanto, a TB acrescenta mais uma camada entre o código e sua execução, trazendo perdas de desempenho. Este trabalho explora um novo mecanismo de tradução binária dinâmico de dois níveis que, ao trocar o primeiro nível, pode executar ISAs diferentes de forma totalmente transparente e ainda amortiza os custos de tradução. Da mesma forma ao trocar o segundo nível de tradução binária pode-se trocar a arquitetura alvo. Com base nesse tradutor de dois níveis, é apresentado como estudo de caso um sistema computacional composto por uma arquitetura reconfigurável capaz de executar códigos x86, ARM, PowerPC e MIPS de forma transparente, com compatibilidade binária e com ganhos de desempenho.

Palavras-chave:  Tradução Binária, Arquiteturas Reconfiguráveis, Execução Transparente

_____________

Divulgação PPGC