Publicado em: 27/11/2009

Defesa de Tese de Doutorado em Microeletrônica, em 30/11, de Sandro Sawicki

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA
PROGRAMA DE PÓS-GRADUAÇÃO EM COMPUTAÇÃO

DEFESA DE TESE DE DOUTORADO

Aluno: Sandro Sawicki
Orientador: Prof. Dr. Ricardo Augusto da Luz Reis

Título: Particionamento de Células e Pads de I/O em Circuitos VLSI 3D Área de Pesquisa: Microeletrônica
Data: 30/11/2009
Hora: 14h
Local: Auditório Azul

Banca Examinadora:
Prof. Dr. Ricardo Pezzuol Jacobi (UnB)
Prof. Dr. José Luis Almada Güntzel (UFSC) Prof. Dr. Marcelo Lubazewski (UFRGS)
Presidente da Banca: Prof. Dr. Ricardo Augusto da Luz Reis

RESUMO:

A etapa de particionamento em circuitos VLSI 3D é fundamental na distribuição de células e blocos para as camadas do circuito, além de auxiliar na redução da complexidade dos posicionadores. Estes, quando o particionamento é bem realizado, permitem que se atinjam soluções com menor comprimento total de fios, o que reduz o consumo de potência e aumenta o desempenho dos circuitos. Atualmente, os algoritmos utilizados para resolver o problema de particionamento em circuitos 3D são adaptações daqueles aplicados em circuitos planares. Ou seja, o circuito é particionado como se fosse um hipergrafo tradicional, e as células são assinaladas diretamente para as partições, com o objetivo de reduzir somente as conexões que cruzam as partes. Contudo essa solução é simplista e faz com que o algoritmo não perceba a criação de conexões longas, o que aumenta o número de vias do circuito e, consequentemente, sua área. É importante compreender que o valor dos recursos usados é um múltiplo da distância vertical das camadas. Na verdade, considerando-se que o caminho de uma camada para outra adjacente atravessa todos os níveis de metal, é evidente que qualquer ligação vertical superior à adjacente pode ser proporcionalmente mais custosa para o roteamento, sem mencionar o atraso provocado e o quanto da área ativa é ocupada. Em vista disso, este trabalho apresenta um conjunto de algoritmos desenvolvidos para reduzir o número de vias em circuitos VLSI 3D. A otimização é obtida pelo uso de duas estratégias distintas: a análise prévia da estrutura interna do circuito e a redução do número de conexões verticais não-adjacentes. Os algoritmos propostos, além de reduzir o número de vias-3D, adaptam a lógica dos circuitos 2D para os 3D mantendo o balanceamento de área e dos pinos de I/O entre as diferentes camadas. Os resultados experimentais mostram que essas técnicas reduzem o número total de vias-3D em 19%, 18%, 12% e 16% em duas, três, quatro e cinco tiers, respectivamente, comparados com os resultados das abordagens atuais.

Palavras-chave: Circuitos VLSI 3D, particionamento, posicionamento, pinos de I/O, pads de I/O.