UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA
PROGRAMA DE PÓS-GRADUAÇÃO EM MICROELETRÔNICA
_____________________________________________________________________

DEFESA DE DISSERTAÇÃO DE MESTRADO

Aluno: Nívea Schuch
Orientador: Prof. Dr. Renato Ribas (UFRGS)
Co-orientador: Prof. Dr. André Reis(UFRGS)

Título: Geração e Avaliação de Bibliotecas de Portas Lógicas CMOS
Linha de Pesquisa: Projeto de Circuito Digital

Data: 02/09/2010
Horário: 14h
Local: Sala 104 – Prédio 43425

Banca examinadora:
Altamiro Susin (UFRGS)
Marcelo Lubazewski(UFRGS)
João Baptista Martins(UFSM)

Resumo:

O emprego da metodologia standard cell para a construção de circuitos integrados para uma aplicação específica (ASIC) é cada vez mais freqüente. Nesta abordagem, a qualidade do circuito resultante depende da qualidade da biblioteca de células utilizada para a sua construção, bem como da capacidade da ferramenta de síntese em empregar as células mais apropriadas para o circuito. A qualidade de uma biblioteca de células  passa por uma
série de fatores, tais como as funções lógicas disponíveis, a altura (e outros dados do cell template) de suas células, o dimensionamento dos transistores das células e suas capacidades de corrente, dentre outros.Estas características afetam diretamente o resultado de mapeamentos de circuitos, no que diz respeito a área, desempenho, consumo de potência, etc. O conjunto de células que compõe a biblioteca deve ser definido a fim de apresentar um tamanho ?apropriado?, visto que um conjunto muito pequeno de células em uma biblioteca standard cell resulta em circuitos muito grandes,devido à falta de células específicas para a solução de algumas funções. Por outro lado, um conjunto muito grande de células também não é adequado, pois aumenta muito o espaço de soluções, deixando o algoritmo de mapeamento muito lento.
Além disso, para que uma biblioteca de células possa ser utilizada em fluxos comerciais, se deve ter a certeza que as células dessa biblioteca funcionam conforme as suas especificações e, sendo assim, devem existir meios que possibilitem a validação de uma biblioteca. A abordagem mais comum para este problema é a construção de circuitos benchmarks. Contudo, essa abordagem não garante a validação de todas as células da biblioteca utilizada, para todas as combinações de suas entradas e, portanto, serve mais como um indicativo do que como uma garantia de funcionamento das células da biblioteca. Neste trabalho foram apresentados os tipos de células existentes em uma biblioteca, bem como as etapas de projeto das células e de sua caracterização elétrica. Uma abordagem para determinar o tamanho dos transistores foi apresentada. Além disso, um método de avaliação de qualidade de bibliotecas, empregando circuitos mapeados utilizando ferramentas comerciais foi discutido. Por fim, um método para a construção de circuitos de teste que garante o emprego de todas as células da biblioteca e de todas as combinações de entradas é apresentado. Além destas vantagens, se comparado ao emprego de circuitos benchmark, esta abordagem também apresenta facilidades para obtenção de características temporais e de
consumo das células, bem como a avaliação de aspectos de envelhecimento (aging) e rendimento (yield), além de incluir um mecanismo de detecção de falhas simples.

Palavras-Chave: Circuitos integrados, ASIC, projeto digital, standard cell,
circuitos de teste.