Português English
Contato
Publicado em: 06/07/2020

Ciclo de Palestras

IEEE CASS RS Talks 2020

Nesta quarta-feira, dia 10/07 às 13h30min (Horário de Brasília) ocorrerá a palestra “Multi-Core System Integration – Distributed HPC, Reliability, AI and Open Hardware as Enablers”, com o Prof. Jürgen Becker Karlsruhe (Institute of Technology, Germany). A transmissão será feita pelo canal do YouTube do IEEE CASS Rio Grande do Sul Chapter.

O campo da integração de sistemas eletrônicos embarcados e com vários núcleos, incluindo sistemas ciber-físicos (CPS), está emergindo e desafiando a integração da tecnologia de silício. Aqui, é necessário aumentar a integração monolítica de elementos computacionais e físicos cooperantes, e. g. em ambientes automatizados sob demanda inteligentes tão diversos quanto espaço, aviônicos, automotivo, processos químicos, infraestrutura civil, energia, saúde, manufatura (Indústria 4.0), transporte, entretenimento e aparelhos de comunicação / consumo.

Nos sistemas eletrônicos embarcados de vários domínios, a ênfase tende a se concentrar nos elementos computacionais em tempo real e no HPC, resultando na demanda de CPS integrado de tecnologia inteligente, interconectada e silício operacional recentemente descentralizada / centralizada, sujeita a um aumento no desempenho, para facilitar algoritmos computacionalmente intensivos, consumo de energia a ser minimizado para dispositivos móveis e graus de confiabilidade suficientes para empregar sistemas digitais em ambientes críticos para a segurança.

A adaptabilidade e a confiabilidade de múltiplos propósitos são cruciais, especialmente para reduzir as tecnologias de silício, de acordo com Moore, para futuras tecnologias de processador, inclusive. circuitos / arquiteturas reconfiguráveis, bem como novas soluções para programação paralela, plataformas de tecnologia de referência (RTP) e fluxos de ferramentas padronizados.

Assim, a palestra discutirá os desafios de plataformas heterogêneas de múltiplos núcleos, incl. SoC confiável e integração escalável de hardware / software no contexto de várias iniciativas de projeto, como ARAMiS (Sistemas Multicore Automotivos, Ferroviários e Aviônicos), EPI (European Processor Initiative), entre outros.

O palestrante Jürgen Becker recebeu o diploma e o doutorado. (Dr.-Ing.) pela Universidade Técnica de Kaiserslautern, Alemanha. Ele é professor titular de sistemas eletrônicos embarcados e chefe do Instituto de Tecnologias de Processamento de Informação (ITIV) no Instituto de Tecnologia Karlsruhe (KIT). De 2005 a 2009, foi nomeado vice-presidente de educação da Universitaet Karlsruhe (TH) e diretor de educação superior (CHEO) da KIT de 2009 a 2012. Desde 2012 até 2014, atuou como Secretário Geral da CLUSTER, uma associação das 12 principais universidades técnicas da Europa. Seus interesses de pesquisa incluem sistemas de hardware / software em chip (SoC), sistemas ciber-físicos (CPS), arquiteturas multicore heterogêneas (MC) e métodos de design e computação reconfigurável, com aplicação em sistemas embarcados (automotivo, indústria 4.0, aviônica, Aplicações e Experimentos Científicos da HPC).

Ele é autor de mais de 400 artigos em jornais e conferências internacionais revisados ​​por pares. O Prof. Becker está ativo em inúmeras conferências internacionais, como Presidente do TPC e Comitês de Direção, e. g. IEEE ISVLSI, IEEE SOCC, RAW, FPL, PATMOS, IFIP VLSI-SoC, DATA, SBCCI, ARC, FCCM, FPT, entre outros.

Veja as datas das próximas palestras:

  • July 17, Luca Sterpone, Polito, Italy, Design and Mitigation Methods for COTS FPGAs for Aerospace
  • July 24, Pedro Julian, Universidad Nacional del Sur, Bahia Blanca, Argentina, Building brain-inspired chips in the IoT era
  • July 31, Jiang Hu, TAMU, USA, The Crystal Ball for Chip Design